特許
J-GLOBAL ID：200903066102746640
位相整合回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-057614
公開番号（公開出願番号）：特開2001-251184
出願日： 2000年03月02日
公開日（公表日）： 2001年09月14日
要約：
【要約】【課題】 入力信号が高速クロックの信号である場合も精度よく位相制御(位相調整)を行うことが可能な位相整合回路を得ること。【解決手段】 入力クロック信号および出力クロック信号の位相を比較し、比較結果に応じたDC信号を出力する位相比較器2およびLPF3と、出力クロック信号の位相を制御するための位相制御信号を出力する位相制御回路4と、LPF3からのDC信号および位相制御回路4からの位相制御信号を入力して演算し、演算結果に応じたVCO制御信号を出力する演算回路5と、演算回路5からのVCO制御信号に基づいて出力クロック信号を出力するVCO6と、備えている。
請求項（抜粋）：
フィードバック信号に基づいて出力信号の位相制御を行う位相整合回路において、前記出力信号の周波数を制御する信号にオフセットを加えることを特徴とする位相整合回路。
FI (2件)：
H03L 7/08 L
, H03L 7/08 N
5J106AA04
, 5J106CC01
, 5J106CC21
, 5J106CC38
, 5J106CC41
, 5J106CC52
, 5J106DD44
, 5J106GG00
, 5J106HH02
, 5J106KK05
