特許

J-GLOBAL ID：200903066106315325

画像処理装置及びその方法

発明者： 配野 泰行
出願人/特許権者： 日本ビクター株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-097988
公開番号（公開出願番号）：特開平10-283303
出願日： 1997年03月31日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】 ビデオ入力機能付きグラフィックボ-ド(ビデオキャプチャ機能付きグラフィックボ-ド)において、ビデオ入力中においても、CPUアクセスのパフォ-マンスの低下を最小限とする画像処理装置を提供する。【解決手段】 画像メモリ回路3と、前記画像メモリ回路にリ-ド/ライト/リフレッシュサイクルを実行する画像メモリ制御回路2と、前記メモリ回路に対するアクセス要求を調停するア-ビタ回路1とより構成される画像処理装置において、前記ア-ビタ回路1は前記画像メモリ回路3に対してアクセスを行なったかどうかのデータを保持する選択記憶回路4と前記画像メモリ回路へのアクセスの優先順位を決定する優先順位決定回路5とを内蔵し、前記画像メモリ回路へのアクセスを選択する場合の優先順位を、前記選択記憶回路4の内容に応じて変更する。

請求項（抜粋）：

画像メモリ回路と、前記画像メモリ回路にリ-ド/ライト/リフレッシュサイクルを実行する画像メモリ制御回路と、前記画像メモリ回路に対するアクセス要求を調停するア-ビタ回路とより構成される画像処理装置において、前記ア-ビタ回路は前記画像メモリ回路に対してアクセスを行なったかどうかのデータを保持する選択記憶回路と前記画像メモリ回路へのアクセスの優先順位を決定する優先順位決定回路とを内蔵し、前記画像メモリ回路へのアクセスを選択する場合の優先順位を、前記選択記憶回路の内容に応じて変更することを特徴とする画像処理装置。

IPC (3件)：

G06F 13/18 510 ,  G06F 13/362 510 ,  H04N 5/907

FI (3件)：

G06F 13/18 510 A ,  G06F 13/362 510 D ,  H04N 5/907 B