特許
J-GLOBAL ID：200903066123483606
半導体装置のキャパシタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平7-244342
公開番号（公開出願番号）：特開平8-330513
出願日： 1995年09月22日
公開日（公表日）： 1996年12月13日
要約：
【要約】【課題】 高誘電率又は強誘電体材料を使用した半導体装置のキャパシタ及びその製造方法を提供する。【解決手段】 トランジスタの形成された半導体基板31上にプラグ膜43が形成されている。プラグ膜43上にコンタクトホ-ルを有する第2絶縁膜45が形成され、コンタクトホ-ル内部のプラグ膜43上に第1拡散防止膜47が形成されている。第1拡散防止膜47の表面と第2絶縁膜45の表面および側壁に第2拡散防止膜49aが形成されている。第2拡散防止膜49a上に、第3拡散防止膜51a、第1導電層53a、誘電体層55a、第2導電層57aがこの順番で積層されており、以上の構成でキャパシタが形成されている。電気伝導度が高くシリコンの拡散も防止できる拡散防止膜としてイリジウム膜又はルテニウム膜を用いることにより、少ない有効面積で大きい静電容量を得ることができ、メモリ装置の高集積化に有利であり、製品の信頼性も向上する。
請求項（抜粋）：
ゲ-ト電極、ソ-ス及びドレイン領域を有するトランジスタの形成された半導体基板上に形成されたプラグ膜と、前記プラグ膜上に形成されたコンタクトホ-ルを有する絶縁膜と、前記コンタクトホ-ルの内部の前記プラグ膜上に形成された第1拡散防止膜と、前記第1拡散防止膜の表面及び前記絶縁膜の表面と側壁に形成された第2拡散防止膜と、前記第2拡散防止膜上に形成された第3拡散防止膜と、前記第3拡散防止膜上にストレ-ジ電極用として形成された第1導電層と、前記第1導電層上に形成された誘電体層と、前記誘電体層上にプレ-ト電極用として形成された第2導電層とを備えることを特徴とする半導体装置のキャパシタ。
IPC (2件)：
引用特許：
前のページに戻る
