特許
J-GLOBAL ID：200903066132830033

半導体記憶装置およびその製造方法

発明者：
有田 幸司

有田 幸司 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-169901
公開番号（公開出願番号）：特開2000-357782
出願日： 1999年06月16日
公開日（公表日）： 2000年12月26日
要約：
【要約】【課題】 400°C程度、酸素雰囲気下のアニール処理後においてコンタクト抵抗およびリーク電流密度の増大が抑制された半導体記憶装置を提供する。【解決手段】 高誘電率酸化物からなる容量絶縁膜が上部電極と下部電極とに挟まれた積層構造を有するフラットキャパシタと、フラットキャパシタ上に層間絶縁膜を介して形成されたプレート電極とを有し、プレート電極と上部電極とが層間絶縁膜に形成されたコンタクトプラグにより電気的に接続されている構造を有する半導体記憶装置において、層間絶縁膜とプレート電極間に、Ti、TiN、TiSiX、Ta、TaN、W、WSiのうち1種類以上を含む材料からなる密着層を設け、かつ、コンタクトプラグと上部電極との接続部の界面には密着層をが存在しない構成とする。
請求項（抜粋）：
高誘電率酸化物からなる容量絶縁膜が上部電極と下部電極とに挟まれた積層構造を有するフラットキャパシタと、該フラットキャパシタ上に層間絶縁膜を介して形成されたプレート電極とを有し、該プレート電極と前記上部電極とが前記層間絶縁膜に形成されたコンタクトプラグにより電気的に接続されている構造を有する半導体記憶装置であって、前記層間絶縁膜と前記プレート電極間に、Ti、TiN、TiSiX、Ta、TaN、W、WSiのうち1種類以上を含む材料からなる層を含む密着層を有し、かつ、前記コンタクトプラグと前記上部電極との接続部の界面には前記密着層が存在しないことを特徴とする半導体記憶装置。
IPC (2件)：
H01L 27/108 ,  H01L 21/8242
FI (2件)：
H01L 27/10 651 ,  H01L 27/10 621 Z
Fターム (13件)：
5F083AD22 ,  5F083GA06 ,  5F083JA06 ,  5F083JA13 ,  5F083JA14 ,  5F083JA31 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083PR03 ,  5F083PR21
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM