特許
J-GLOBAL ID：200903066141486493
強誘電体メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-059278
公開番号（公開出願番号）：特開平10-255482
出願日： 1997年03月13日
公開日（公表日）： 1998年09月25日
要約：
【要約】【課題】 強誘電体メモリのアレイ占有面積を低減する。【解決手段】 複数のビット線対に共通に付加容量(10a,10b)を設け、この付加容量を、選択ビット線(BL,/BL)に対してのみ電気的に接続する。付加容量の数が低減され、応じてアレイ占有面積が低減される。
請求項（抜粋）：
行列状に配列され、各々が強誘電体をキャパシタ絶縁膜として有するキャパシタを含む複数のメモリセルを有するメモリセルアレイ、各前記列に対応して配置され、各々に対応の列のメモリセルが接続する複数のビット線、少なくとも1個の付加容量、およびアドレス信号に従って、アドレス指定された列に対応するビット線に前記付加容量を電気的に接続する電気的接続手段を備える、強誘電体メモリ。
IPC (2件)：
FI (2件)：
G11C 11/34 352 A
, G11C 11/22
