特許

J-GLOBAL ID：200903066146334071

電界効果トランジスタ及びその製造方法

発明者： マイク・エフ・チャング ,  フウ-イユァン・シィエ ,  ツェ-ホン・クワン ,  キング・オウヤング
出願人/特許権者： シリコニックス・インコーポレイテッド
代理人 (1件)： 大島 陽一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-202595
公開番号（公開出願番号）：特開平6-224437
出願日： 1993年07月23日
公開日（公表日）： 1994年08月12日
要約：

【要約】【目的】 電力用MOSトランジスタに於いて、ソースドレイン間のオン抵抗を増加させずに、ブレイクダウン電圧を高めることを目的とする。【構成】 溝を画定する第1導電型の基板と、溝内に形成された導電性のゲート電極と、溝の側壁に隣接し、かつ基板内に形成された第1導電型のソース領域と、溝の下方部分を除く側壁に隣接して基板内に形成された第2導電型のボディ領域とを有し、基板が、基板の下側層の不純物濃度よりも低い不純物濃度であって、かつ溝の深さよりも深く延在する第1導電型の第1層と、第1層の不純物濃度よりも高く、かつ基板の下側層の不純物濃度よりも低い不純物濃度であって、かつ溝の底部よりも深い基板の部分に延在する第1導電型の第2層とを有し、下側層が、ドレイン領域である電界効果トランジスタ。

請求項（抜粋）：

電界効果トランジスタであって、その主面から延在する溝を画定する第1導電型の基板と、前記溝内に形成された導電性のゲート電極と、前記溝の側壁に隣接し、かつ前記主面に延在する、前記基板内に形成された前記第1導電型のソース領域と、前記溝の下方部分を除く前記側壁に隣接して前記基板内に形成された第2導電型のボディ領域とを有し、前記基板が、前記基板の下側層の不純物濃度よりも低い不純物濃度であって、かつ前記主面から前記溝の深さよりも深く延在する前記第1導電型の第1層と、前記第1層の不純物濃度よりも高く、かつ前記基板の前記下側層の不純物濃度よりも低い不純物濃度であると共に、前記溝の底部よりも深い前記基板の部分に延在する前記第1導電型の第2層とを有し、前記下側層が、前記トランジスタのドレイン領域であることを特徴とする電界効果トランジスタ。

引用特許：

審査官引用 (3件)

• 特開平1-185976
  
• 特開昭56-058267
  
• 特開昭62-285471