特許

J-GLOBAL ID：200903066162099872

プログラマブルアレイ

発明者： ランディー ティー. オング
出願人/特許権者： ザイリンクス・インコーポレイテッド
代理人 (1件)： 小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-095221
公開番号（公開出願番号）：特開平8-051356
出願日： 1995年04月20日
公開日（公表日）： 1996年02月20日
要約：

【要約】【目的】 コンフィギャラブル論理ブロック及びコンフィギャラブルルーチングマトリクスを内部的に再度コンフィギュレーションを行って複数個の論理関数を実施させることによりFPGAにおいて実現可能な論理関数の数を増加させる。【構成】 プログラマブル論理装置が二つ以上の完全な組のコンフィギュレーションデータを格納すべく拡張されたコンフィギュレーションメモリを有している。コンフィギュレーションメモリの出力におけるスイッチがコンフィギャラブル論理ブロックへ印加されるコンフィギュレーションデータの選択を制御する。各コンフィギャラブル論理ブロックは一組のコンフィギュレーションデータ当たり1個のデータ格納装置を有している。コンフィギャラブル論理ブロックはユーザのクロックサイクル以内において再度コンフィギュレーションさせることが可能である。

請求項（抜粋）：

プログラマブルアレイにおいて、第一組のコンフィギュレーションデータを格納するための第一格納手段と、第二組のコンフィギュレーションデータを格納するための第二格納手段と、前記第一組及び第二組のコンフィギュレーションデータのうちの一つを出力すべく結合されているスイッチング手段とを具備するコンフィギュレーションメモリ、コンフィギュレーションデータに応答して選択的に導電性ラインを結合させ、前記スイッチング手段へ結合したコンフィギュレーション入力を具備するコンフィギャラブルルーチングマトリクス、を有することを特徴とするプログラマブルアレイ。

IPC (2件)：

H03K 19/177 ,  H03K 19/173 101

引用特許：

出願人引用 (3件)

• ディジタル処理回路
  公報種別：公開公報   出願番号：特願平4-064690   出願人：日本電信電話株式会社
• 特開昭58-155740
  
• 特開平1-311723