特許
J-GLOBAL ID：200903066171477545
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平6-308515
公開番号（公開出願番号）：特開平8-167656
出願日： 1994年12月13日
公開日（公表日）： 1996年06月25日
要約：
【要約】【目的】高ドレイン電圧駆動MOSFETと低電圧駆動のCMOSロジック部が共存するICの製造コストを低減する。【構成】従来高ドレイン電圧駆動のNチャネルMOSFETおよびCMOS部のNチャネルMOSFETのためにPウエルを形成していた基板の代わりに高不純物濃度のP形基板を用いることにより、Pウエル形成工程が不要となり、またCMOS部のPチャネルMOSFETのためのNウエルとNオフセット層が同一拡散で形成できる。
請求項（抜粋）：
相対的に高いドレイン電圧で駆動される第一導電形チャネルMOSFETと相対的に低い電圧で駆動される第一導電形および第二導電形チャネルMOSFETよりなるCMOS部を有するものにおいて、半導体基板が第二導電形であって高駆動電圧およびCMOS部の低駆動電圧第一導電形チャネルMOSFETのゲート電極はそれぞれ基板自体の表面上にゲート絶縁膜を介して設けられ、CMOS部の低駆動電圧第二導電形チャネルMOSFETのゲート電極は基板の表面層に形成された第一導電形領域の表面上にゲート絶縁膜を介して設けられたことを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 21/8238
, H01L 27/092
, H01L 21/8234
, H01L 27/088
H01L 27/08 321 B
, H01L 27/08 102 A
