特許
J-GLOBAL ID：200903066187122925
連想メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
渡辺 望稔 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-043962
公開番号（公開出願番号）：特開平5-258579
出願日： 1992年02月28日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】低コストで高速かつより集積度の高いメモリ幅拡張機能を有する連想メモリ装置の提供。【構成】メモリワードと、このメモリワードのメモリデータと検索データとの一致検出と行う一致検索回路と、この一致検索回路の出力を共通入力とする第1の論理機能回路および第2の論理機能回路と、これら第1および第2の論理機能回路の共通出力を入力とする検索結果データラッチ回路とを有する一致検索ユニットを複数個有し、これら複数個の一致検索ユニットの間で、第1ユニットの検索結果データラッチ回路の出力が第2ユニットの前記第1の論理機能回路の入力をなすよう構成した連想メモリ装置。
請求項（抜粋）：
メモリワードと、このメモリワードのメモリデータと検索データとの一致検出と行う一致検索回路と、この一致検索回路の出力を共通入力とする第1の論理機能回路および第2の論理機能回路と、これら第1および第2の論理機能回路の共通出力を入力とする検索結果データラッチ回路とを有する一致検索ユニットを複数個有し、これら複数個の一致検索ユニットの内の第1のユニットと第2のユニットの間で、この第1ユニットの検索結果データラッチ回路の出力が前記第2ユニットの前記第1の論理機能回路の入力をなし、かつ前記第1の論理機能回路と前記第2の論理機能回路との少なくとも一方の論理機能回路を活性化させる制御信号入力手段を有することを特徴とする連想メモリ装置。
IPC (2件)：
引用特許：
前のページに戻る
