特許
J-GLOBAL ID：200903066201929098
MOS型半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-064399
公開番号（公開出願番号）：特開平5-268038
出願日： 1992年03月23日
公開日（公表日）： 1993年10月15日
要約：
【要約】【目的】出力バッファHブリッジ回路に流れる出力電流を切換える時に発生するトランジスタ貫通電流を低減し破壊を防止する。【構成】モードコントロール回路11によって制御されて従来の出力バッファHブリッジ回路14aに、ドレインが入力節点Na,Nbにそれぞれ接続されかつゲートが相対する出力端子10,9に接続されソースが共に接地端子4に接続された正帰還用のMOSトランジスタ12,13を付加しシュミット回路を構成し上側のトランジスタ5,7の立下り時間を早くしている。
請求項（抜粋）：
第1および第2の入力信号をコントロールロジック回路に入力し高電源端子に接続されたレベルシフト回路を介して第1および第2の内部入力節点にゲート制御信号を供給するモードコントロール回路と、ドレインが電源端子に接続されソースが第1の出力端子に接続されゲートが前記第1のゲート制御信号を入力する第1のMOSトランジスタと、ドレインが前記第1の出力端子に接続されソースが接地端子に接続されゲートが前記第2のゲート制御信号を入力する第2のMOSトランジスタと、ドレインが前記電源端子に接続されソースが第2の出力端子に接続されゲートが前記第2のゲート制御信号を入力する第3のMOSトランジスタと、ドレインが前記第2の出力端子に接続されソースが前記接地端子に接続されゲートが前記第1のゲート制御信号を入力する第4のMOSトランジスタを有する出力バッファHブリッジ回路とを含み、前記第1および第2の入力信号によって、前記第1及び第2の出力端子間に流れる負荷電流の正,逆および停止を制御するMOS型半導体集積回路において、前記出力バッファHブリッジ回路が、ドレインが前記第1の内部入力節点に接続されソースが前記接地端子に接続されゲートが前記第2の出力端子に接続される正帰還用の第1のMOSトランジスタと、ドレインが前記第2の内部入力節点に接続されソースが前記接地端子に接続されゲートが前記第1の出力端子に接続される正帰還用の第2のMOSトランジスタとを付加したことを特徴とするMOS型半導体集積回路。
IPC (3件)：
H03K 17/687
, H03K 17/08
, H03K 17/16
