特許

J-GLOBAL ID：200903066211465090

半導体回路デバイス及びパケット処理方法

発明者： 小川 哲男
出願人/特許権者： 株式会社アイピースクエア
代理人 (1件)： 龍華 明裕
公報種別：公開公報
出願番号（国際出願番号）：特願2002-203258
公開番号（公開出願番号）：特開2004-048392
出願日： 2002年07月11日
公開日（公表日）： 2004年02月12日
要約：

【課題】IPネットワーク接続機能を有さない被管理対象デバイスを管理する管理システムを低いコストで提供する。【解決手段】通信ネットワークに接続される半導体回路デバイスであって、通信ネットワークから受信したパケットを格納する第1受信バッファと、第1受信バッファに格納されたパケットの一部である第1部分データに基づき、第1の処理を行う第1処理回路と、第1の処理と少なくとも一部を並行して、第1受信バッファに格納されたパケットにおける、第1部分データとは異なる部分である第2部分データを、第1受信バッファから受け取って格納する第2受信バッファと、第2受信バッファに格納された第2部分データに基づき、第1の処理より長い処理時間を要する第2の処理を行う第2処理回路とを備える。【選択図】 図9

請求項（抜粋）：

通信ネットワークに接続される半導体回路デバイスであって、 前記通信ネットワークから受信したパケットを格納する第1受信バッファと、 前記第1受信バッファに格納された前記パケットの一部である第1部分データに基づき、第1の処理を行う第1処理回路と、 前記第1の処理と少なくとも一部を並行して、前記第1受信バッファに格納された前記パケットにおける、前記第1部分データとは異なる部分である第2部分データを、前記第1受信バッファから受け取って格納する第2受信バッファと、 前記第2受信バッファに格納された前記第2部分データに基づき、前記第1の処理より長い処理時間を要する第2の処理を行う第2処理回路と を備える半導体回路デバイス。

IPC (3件)：

H04L12/56 ,  G06F13/00 ,  H04L13/08

FI (5件)：

H04L12/56 Z ,  H04L12/56 200Z ,  G06F13/00 353B ,  G06F13/00 353C ,  H04L13/08

Fターム (21件)：

5B089GA23 ,  5B089GB01 ,  5B089GB08 ,  5B089HB05 ,  5B089HB06 ,  5B089HB19 ,  5B089KA11 ,  5B089KD01 ,  5B089KD08 ,  5B089KF03 ,  5K030HA08 ,  5K030HB11 ,  5K030JA07 ,  5K030KA03 ,  5K030LC03 ,  5K034EE11 ,  5K034FF01 ,  5K034HH27 ,  5K034KK28 ,  5K034MM18 ,  5K034MM21

引用特許：

審査官引用 (2件)

• 通信制御アダプタ及び通信管理方式
  公報種別：公開公報   出願番号：特願平5-008137   出願人：株式会社日立製作所
• 通信プロトコル並列処理装置
  公報種別：公開公報   出願番号：特願平8-051071   出願人：国際電信電話株式会社