特許

J-GLOBAL ID：200903066219125034

MOS型半導体装置の製造方法

発明者： 安東 亮
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-294284
公開番号（公開出願番号）：特開平5-136353
出願日： 1991年11月11日
公開日（公表日）： 1993年06月01日
要約：

【要約】【目的】 ゲート絶縁膜の膜厚の異なるトランジスタを同一チップ内に配設したMOS型半導体装置において、製造時にホトレジスト膜からの影響を防止して絶縁性が良く信頼性の高い上記ゲート絶縁膜を得る。【構成】 ゲート電極22,23を2層構造にして、ゲート絶縁膜20,21となるシリコン酸化膜14,21aを形成した後に続いてゲート電極22,23の下層部となる多結晶シリコン膜15,24を形成する。このように、ホトレジスト膜を用いる際に、ゲート絶縁膜20,21となるシリコン酸化膜14,21aが露出しない状態にする。

請求項（抜粋）：

第1のゲート絶縁膜と第2のゲート絶縁膜とを半導体基板上に有する半導体装置の製造方法において、半導体基板上に上記第1のゲート絶縁膜となる絶縁膜を形成後、続いてその上に第1のゲート電極となる多結晶シリコン膜を形成し、その後ホトレジスト膜を用いて上記多結晶シリコン膜および絶縁膜のパターニングを行い、その後に第2のゲート絶縁膜および第2のゲート電極となる絶縁膜および多結晶シリコン膜を形成することを特徴とするMOS型半導体装置の製造方法。