特許

J-GLOBAL ID：200903066233323655

デジタル・データ及びビデオ信号の処理デバイス及びシステム

発明者： ドウェイン・トーマス・クランプ ,  スティーブン・テイラー・パンコースト
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-125000
公開番号（公開出願番号）：特開平9-054833
出願日： 1996年05月20日
公開日（公表日）： 1997年02月25日
要約：

【要約】【課題】 表示信号ストリーム処理するデジタルデータ処理システムにおいてべくベクトル処理及び非同期割込みサービスによる高性能なビデオ・プロセッサを実現するVLSI素子を提供する。【解決手段】 単一のVLSI素子上に複数のプロセッサを有するビデオ・プロセッサであり、ビデオ信号ストリームを協同的に発生する。さらに少なくとも1つ好適には少なくとも2つの割込みレジスタ有し、命令データ・ストリームの実行及び割込みのオペレーションを制御する。

請求項（抜粋）：

集積回路デバイスであって、基板と、前記基板上に形成され、かつ各々が命令キャッシュ、データ・キャッシュ、バス・インタフェース・ユニット、及び演算論理ユニットとを含む複数の同一のプロセッサと、前記基板上に形成され、かつ前記複数のプロセッサの少なくとも1つに操作により関連付けられ、入出力割込みの発生に対するシステム応答を示すデータを受信しかつ保持すると共に前記集積回路デバイスの処理効率を向上させるべく該少なくとも1つの関連するプロセッサと協同的に動作する割り込みレジスタと、前記基板上に形成され、かつ前記複数のプロセッサ間でデータ・ビット・ストリームを転送するべく該複数のプロセッサを相互接続するライン・バスと、前記基板上に形成され、かつ入力信号ストリームを受信するべく前記ライン・バスへ接続されるビデオ入力インタフェース・ユニットと、前記基板上に形成され、かつ前記複数のプロセッサによる処理で決定された出力ビデオ信号ストリームを前記集積回路デバイスから配信するべく前記ライン・バスへ接続されるビデオ出力インタフェース・ユニットと、前記基板上に形成され、かつ前記複数のプロセッサの機能を制御するために有効な制御信号をホスト・プロセッサと交換するべく前記ライン・バスへ接続されるホスト・インタフェース・ユニットと、前記基板上に形成され、かつ前記ライン・バス上を転送されるデータ・ビット・ストリームとは別に前記ホスト・インタフェース・ユニットと前記複数のプロセッサとが制御信号を交換するべく該ホスト・インタフェース・ユニットと該複数のプロセッサとを相互接続する制御バスと、前記基板上に形成され、かつ前記複数のプロセッサにより処理された及び処理されるべきデータ・ビット・ストリームをメモリ素子と交換するべく前記ライン・バスへ接続されるメモリ・インタフェース・ユニットとを有する集積回路デバイス。