特許
J-GLOBAL ID：200903066282905457
高分解能アナログ記憶EPROM及びフラッシュEPROM
発明者：
,
出願人/特許権者：
代理人 (1件)：
大島 陽一 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-515299
公開番号（公開出願番号）：特表平10-513295
出願日： 1995年11月01日
公開日（公表日）： 1998年12月15日
要約：
【要約】EPROMやフラッシュEPROMセルなどの不揮発性メモリセル(2640)に対するアナログ信号の書き込み及び読み出し用の回路及び方法が開示されている。1つの書き込みプロセスによって、書き込まれるべきターゲット閾値電圧に近い値の飽和閾値電圧を供給する制御ゲート電圧(Vpp)が供給される。ベリファイフィードバックプロセスによって、このターゲット閾値電圧に到達したときに、書き込みが終了される。可変の書き込みパルス幅、電圧、及び負荷曲線の抵抗値によって、書き込み時間が短縮され、更に書き込み制御が改善される。EPROM及びフラッシュEPROMセル(2640)の書き込み時間が短いことによって、書き込みプロセスの制御が簡単化され、従って半導体チップの寸法が短縮され、サウンドレコーディングなどの用途に用いる場合のコストが低減される。読み出しプロセスは、ベリファイフィードバックプロセスで用いられたものと概ね等しい回路を用いてメモリセルの閾値電圧を読み出す。1つの読み出しプロセスは、制御ゲート電圧をランプ状に緩やかに増加させ、いつメモリセルが導通したかを検知することによって、メモリセルの閾値電圧を決定する。
請求項（抜粋）：
メモリセルへ単一のレベルのアナログ信号を書き込む方法であって、 メモリセルの制御ゲートと、ドレインとソースとに、各々、第1の信号と、第2の信号と、第3の信号とで同時に供給する過程であって、前記第1、第2、及び第3の信号によって、前記メモリセルの閾値電圧がその間に変化する連続した書き込みパルスが発生され、 前記第1の信号を供給する過程が、 前記書き込みパルスの間に前記制御ゲートへ第1の電圧を供給する過程と、 前記書き込みパルスの間に前記制御ゲートへ第2の電圧を供給する過程であって、前記第2の電圧が前記アナログ信号のレベルに基づいて選択された、前記第2の電圧を供給する過程と、 前記書き込みパルスの間に、前記第2の電圧が供給されている間に、前記メモリセルが導通したか否かを検出する過程と、 前記検出する過程が前記メモリセルの前記閾値電圧がターゲットレベルに到達していることを表すとき、前記閾値電圧が更に変化することを停止する過程とを有することを特徴とするメモリ内に単一レベルのアナログ信号を書き込む方法。
引用特許：
前のページに戻る
