フェーズロックドループ回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-190452
公開番号（公開出願番号）：特開平8-056157
出願日： 1994年08月12日
公開日（公表日）： 1996年02月27日
要約：

【要約】【目的】同期に要する時間が短く、かつ出力クロックのジッタを低減できるフェーズロックドループ回路を提供する。【構成】ロック検出信号Lの非供給/供給の各々に応答してクロックCKOおよび分周信号SDをそれぞれ信号CAとして選択するスイッチ7およびクロックCKRおよびCKOをそれぞれ信号Iとして選択するスイッチ8を備える。VCO4Aが、制御信号CCに応答して遅延時間が変化する可変遅延回路41〜44と、ロック検出信号Lの供給に応答して信号O1,O2,およびO4を切替るスイッチ45とを備え、ロック検出信号Lの非供給時には信号Iを制御信号CCに応答して可変遅延する遅延回路として動作し、ロック検出信号Lの供給時には信号CCに応答してクロックCKOの周波数が制御されるVCOとして動作する。

請求項（抜粋）：

第1および第2の入力信号の位相を比較しこれら第1および第2の入力信号相互間の位相差信号を発生する位相比較器と、前記位相差信号の供給に応答してこの位相差信号対応の直流電圧である位相誤差信号を発生するチャージポンプ回路と、前記位相誤差信号を平滑して制御信号を発生するローパスフィルタと、前記制御信号の供給に応答して出力信号の周波数が制御される電圧制御発振回路と、前記出力信号を所定の分周比で分周し分周信号を出力する分周回路と、前記第1の入力信号と前記出力信号との供給を受けこの出力信号が前記第1の入力信号に対し所定の位相差となったことを検出してロック検出信号を発生するロック検出回路とを備えるフエーズロックドループ回路において、前記ロック検出信号の非供給および供給の各々に応答して前記出力信号および前記分周信号をそれぞれ前記第2の入力信号として選択する第1のスイッチ回路と、前記ロック検出信号の非供給および供給の各々に応答して前記第1の入力信号および前記出力信号をそれぞれ前記電圧制御発振回路の入力信号として選択する第2のスイッチ回路とをさらに備え、前記電圧制御発振回路が、前記制御信号の電圧に応答して遅延時間が変化する遅延回路と、前記ロック検出信号の供給に応答して前記遅延回路の遅延時間を切替る第3のスイッチ回路とを備え、前記ロック検出信号の非供給時には前記第1の入力信号を前記制御信号に応答して可変遅延する遅延回路として動作し、前記ロック検出信号の供給時には前記制御信号に応答して前記出力信号の周波数が制御される電圧制御発振器として動作することを特徴とするフェーズロックドループ回路。

IPC (3件)：

H03L 7/099 , H03L 7/081 , H03L 7/10

FI (3件)：

H03L 7/08 F , H03L 7/08 J , H03L 7/10 A

前のページに戻る