特許
J-GLOBAL ID:200903066380906526

液晶表示パネルの内蔵駆動回路

発明者:
出願人/特許権者:
代理人 (1件): 大前 要
公報種別:公開公報
出願番号(国際出願番号):特願2000-257296
公開番号(公開出願番号):特開2001-134247
出願日: 1999年10月21日
公開日(公表日): 2001年05月18日
要約:
【要約】【課題】 シフトレジスタを駆動する正相・逆相の2本のクロック信号のスキューに起因したフェイル現象の発生を防止し、誤動作のない安定な回路動作を行なうことができる動作回路及びその動作回路を用いた液晶表示パネルの内蔵駆動回路を提供する。【解決手段】 基板上に形成された多結晶シリコン半導体層により構成された内蔵駆動回路である。クロックスキューが存在する正相・逆相の2つのクロック信号のうちの一方のクロック信号CV1を、クロック信号CH2によりラッチしてシフトレジスタ10に出力する第1ラッチ回路16aと、他方のクロック信号CV2を、クロック信号CH2によりラッチしてシフトレジスタ10に出力する第2ラッチ回路16bとを備えている。クロック信号CV1,CV2が逆極性となるタイミングで、ラッチ回路16a,16bがラッチ動作を行う。
請求項(抜粋):
基板上に形成された多結晶シリコン半導体層により構成され、正相クロック信号と逆相クロック信号とスタート信号とを入力信号とし前記スタート入力信号を前記正相・逆相の2つのクロック信号で時間移動を行うシフトレジスタを有する液晶表示パネルの内蔵駆動回路において、クロックスキューが存在する正相・逆相の2つのクロック信号のうちの一方のクロック信号を、該クロック信号の周期と等しいか又はより小さい周期を有するラッチパルス信号によりラッチして前記シフトレジスタに出力する第1ラッチ回路と、クロックスキューが存在する正相・逆相の2つのクロック信号のうちの他方のクロック信号を、前記ラッチパルス信号によりラッチして前記シフトレジスタに出力する第2ラッチ回路と、を備え、前記正相・逆相の2つのクロック信号が逆極性となるタイミングで、前記第1及び第2ラッチ回路がラッチ動作を行うことを特徴とする液晶表示パネルの内蔵駆動回路。
IPC (10件):
G09G 3/36 ,  G02F 1/133 550 ,  G09F 9/30 338 ,  G09G 3/20 621 ,  G09G 3/20 622 ,  G09G 3/20 623 ,  G09G 3/20 670 ,  G09G 3/20 680 ,  G11C 19/00 ,  G11C 19/28
FI (10件):
G09G 3/36 ,  G02F 1/133 550 ,  G09F 9/30 338 ,  G09G 3/20 621 M ,  G09G 3/20 622 E ,  G09G 3/20 623 H ,  G09G 3/20 670 E ,  G09G 3/20 680 G ,  G11C 19/00 J ,  G11C 19/28 D

前のページに戻る