特許

J-GLOBAL ID：200903066387212600

表示装置およびその製造方法

発明者： 多田 正浩
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-021002
公開番号（公開出願番号）：特開2003-223119
出願日： 2002年01月30日
公開日（公表日）： 2003年08月08日
要約：

【要約】【課題】信号線の断線不良を低減することを目的としている。【解決手段】基板101と、前記基板101上に配置される複数の走査線130と、前記走査線130と略直交して配置される複数の信号線120と、これら走査線130および信号線120の交差付近に配置される薄膜トランジスタ140と、前記薄膜トランジスタ140と接続する表示画素とを備えた表示装置1において、前記走査線130と、前記薄膜トランジスタ140のゲート電極Gとは一体的に形成され、前記信号線120と前記走査線130との交差部において、前記走査線130のテーパー角θ2は前記ゲート電極Gのテーパー角θ1よりも小さくなるよう形成されることを特徴とする表示装置。

請求項（抜粋）：

基板と、前記基板上に配置される複数の走査線と、前記走査線と略直交して配置される複数の信号線と、これら走査線および信号線の交差付近に配置される薄膜トランジスタと、前記薄膜トランジスタと接続する表示画素とを備えた表示装置において、前記走査線と、前記薄膜トランジスタのゲート電極とは一体的に形成され、前記信号線と前記走査線との交差部において、前記走査線のテーパー角は前記ゲート電極のテーパー角よりも小さくなるよう形成されることを特徴とする表示装置。

IPC (7件)：

G09F 9/30 338 ,  G09F 9/30 365 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 21/768 ,  H01L 29/43 ,  H01L 29/786

FI (8件)：

G09F 9/30 338 ,  G09F 9/30 365 Z ,  H01L 21/28 F ,  H01L 21/90 W ,  H01L 29/78 612 C ,  H01L 29/78 617 K ,  H01L 21/88 F ,  H01L 29/62 G

Fターム (74件)：

4M104AA01 ,  4M104BB36 ,  4M104CC05 ,  4M104DD26 ,  4M104DD65 ,  4M104FF08 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG20 ,  4M104HH13 ,  5C094AA32 ,  5C094AA42 ,  5C094AA43 ,  5C094AA48 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DA09 ,  5C094DA13 ,  5C094DB01 ,  5C094DB04 ,  5C094EA04 ,  5C094EA10 ,  5C094FA03 ,  5C094FA04 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094JA09 ,  5F033HH19 ,  5F033HH20 ,  5F033JJ01 ,  5F033JJ19 ,  5F033JJ20 ,  5F033KK04 ,  5F033QQ08 ,  5F033QQ13 ,  5F033QQ34 ,  5F033QQ59 ,  5F033QQ65 ,  5F033RR04 ,  5F033RR06 ,  5F033VV06 ,  5F033VV15 ,  5F033WW00 ,  5F033XX02 ,  5F110AA26 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110EE06 ,  5F110EE23 ,  5F110EE25 ,  5F110EE37 ,  5F110FF02 ,  5F110FF36 ,  5F110GG02 ,  5F110GG13 ,  5F110GG32 ,  5F110GG35 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HM15 ,  5F110NN02 ,  5F110NN73 ,  5F110PP03 ,  5F110QQ01 ,  5F110QQ04 ,  5F110QQ11