特許
J-GLOBAL ID：200903066396957490
データ転送制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
亀井 弘勝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-133614
公開番号（公開出願番号）：特開平6-348593
出願日： 1993年06月03日
公開日（公表日）： 1994年12月22日
要約：
【要約】【構成】CPU21は、アドレス空間をキャッシュ領域と非キャッシュ領域とに区分して管理している。キャッシュ領域は、CPU21のリードアクセスに応答してDRAM25内のデータがキャッシュメモリ28にブロック転送されるアドレス領域である。それ以外のアドレス領域が非キャッシュ領域である。CPU21が非キャッシュ領域内のDRAM25やVRAM26のアドレスに対するリードアクセスを行うと、アクセスされたアドレスの近傍の所定のデータブロックがリードデータバッファ61にブロック転送される。したがって、たとえば、アドレスが連続している複数ワードのデータをリードする場合には、CPU21は、第1ワード目はデータRAM25などから読み出さなければならないが、第2ワード目以降についてはリードデータバッファ61から取得できる。【効果】非キャッシュ領域に対するリードアクセスを高速化できる。
請求項（抜粋）：
アドレス空間がキャッシュ領域と非キャッシュ領域とに区分して管理されている処理装置と、この処理装置との間でデータが転送される主記憶装置と、上記処理装置に接続されているとともに上記主記憶装置の記憶データの一部を記憶することができるキャッシュメモリとを備え、上記処理装置が上記キャッシュメモリに記憶されていないデータの読出のために上記キャッシュ領域内の上記主記憶装置のアドレスにアクセスしたことに応答して上記主記憶装置から上記キャッシュメモリに所定単位のデータがブロック転送されるデータ処理装置に適用されるデータ転送制御装置であって、上記非キャッシュ領域内の上記主記憶装置の記憶データを記憶するための所定容量のリードデータバッファと、上記処理装置がデータ読出のために非キャッシュ領域内の上記主記憶装置のアドレスにアクセスしたときに、このアクセスされるアドレスのデータが上記リードデータバッファに記憶されているかどうかを判定する判定手段と、この判定手段によって、上記処理装置がアクセスした非キャッシュ領域のアドレスのデータが上記リードデータバッファに記憶されていないと判定されたときに、上記主記憶装置から上記処理装置がアクセスしたアドレスの記憶データを含む所定サイズのデータブロックを読み出して上記リードデータバッファに転送する手段と、上記主記憶装置から上記リードデータバッファに転送されるデータブロック中のデータのうち、上記処理装置がアクセスしたアドレスのデータを上記処理装置に与える手段と、上記判定手段によって、上記処理装置がアクセスした非キャッシュ領域のアドレスのデータが上記リードデータバッファに記憶されていると判定されたときに、上記リードデータバッファから上記処理装置がアクセスしたアドレスのデータを読み出して上記処理装置に与える手段とを含むことを特徴とするデータ転送制御装置。
IPC (2件)：
G06F 12/08 310
, G06F 13/12 330
