特許

J-GLOBAL ID：200903066454905870

差動増幅回路

発明者： 伊藤 栄作
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-041690
公開番号（公開出願番号）：特開平5-242682
出願日： 1992年02月27日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】半導体記憶装置に使用されるセンスアンプに好適な差動増幅回路に関し、消費電力の低減を図ることができることを目的とする。【構成】差動増幅回路は一対のトランジスタTA ,TB のソース又はエミッタ端子を互いに結合して、ゲート又はベース端子にそれぞれ相補入力信号IN,バーINを入力し、ドレイン又はコレクタ端子からそれぞれ相補出力信号OUT,バーOUTを取り出すようにしている。そして、前記各トランジスタTA ,TB のソース又はエミッタ端子と前記結合部3との間に、対向する側の相補出力信号に基づいて開閉動作するスイッチ回路部1,2を設けている。

請求項（抜粋）：

一対のトランジスタ(TA ,TB )のソース又はエミッタ端子を互いに結合して、ゲート又はベース端子にそれぞれ相補入力信号(IN,バーIN)を入力し、ドレイン又はコレクタ端子からそれぞれ相補出力信号(OUT,バーOUT)を取り出すようにした差動増幅回路において、前記各トランジスタ(TA ,TB )のソース又はエミッタ端子と前記結合部(3)との間に、対向する側の相補出力信号に基づいて開閉動作するスイッチ回路部(1,2)を設けたことを特徴とする差動増幅回路。

IPC (2件)：

G11C 11/419 ,  G11C 11/409

FI (2件)：

G11C 11/34 311 ,  G11C 11/34 353 A

引用特許：

審査官引用 (4件)

• 特開昭49-060641
  
• 特開平2-024898
  
• 特開昭49-060641
  
• 特開平2-024898