特許
J-GLOBAL ID：200903066464039720
積層セラミック電子部品及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
西澤 均
公報種別：公開公報
出願番号（国際出願番号）：特願平10-030453
公開番号（公開出願番号）：特開平11-214235
出願日： 1998年01月27日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 積層体を焼成した後に外部電極を形成する工程が不要で、効率よく信頼性の高い積層セラミック電子部品を製造することが可能な積層セラミック電子部品の製造方法を提供する。【解決手段】 セラミック素子1の端部となる所定の位置にセラミック層が形成されないようにセラミック層を形成するセラミック層形成工程と、セラミック層が形成されない所定の位置に導電ペーストを形成して、所定形状の外部電極パターン13a〜13dを形成する外部電極パターン形成工程と、内部電極パターンを形成する内部電極パターン形成工程とを繰り返して行い、得られる積層体1aを焼成して、積層体1aの端部に積み重ねられた外部電極パターン13a〜13dを一体に焼結させ外部電極3a,3bを形成する。
請求項（抜粋）：
内部に電極(内部電極)が配設されたセラミック素子の表面に、内部電極と導通する外部電極が形成された積層セラミック電子部品の製造方法であって、(a)外部電極パターンが形成される、セラミック素子の端部となる所定の位置にセラミック層が形成されないように、所定のパターンのセラミック層を形成するセラミック層形成工程と、(b)セラミック素子の端部となる、セラミック層が形成されない所定の位置に導電ペーストを形成して、所定形状の外部電極パターンを形成する外部電極パターン形成工程と、(c)導電ペーストを形成して所定形状の内部電極パターンを形成する内部電極パターン形成工程とを含む一連の工程を1回以上行うことにより、前記外部電極パターンが端部の所定の位置に積み重ねられた構造を有する積層体を形成するとともに、前記積層体を焼成することにより、積み重ねられた外部電極パターンを一体に焼結させてセラミック素子の所定の位置に外部電極を形成することを特徴とする積層セラミック電子部品の製造方法。
IPC (3件)：
H01F 41/04
, H01F 27/29
, H01F 17/00
H01F 41/04 C
, H01F 17/00 D
, H01F 15/10 C
