特許

J-GLOBAL ID：200903066469157349

半導体装置の製造方法

発明者： 川井 健治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-307833
公開番号（公開出願番号）：特開平9-148539
出願日： 1995年11月27日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】 フィン型キャパシタを有する半導体装置の製造において、ストレージノードとなる一方の電極形成の際の加工を制御性良く行う方法を得る。【解決手段】 ストレージノードの形成において、導電性チタン化合物層とポリシリコン層を半導体基板上に交互に積層した多層膜を所定のパターンを残して他を異方性エッチングし、キャパシタの形成領域を決定する。この異方性エッチングをCl2に例えばNH3を混合したガス、若しくはHBr/O2系混合ガスを用いて基板に対し、垂直に加工を行い、次に、残った多層膜に対し、Cl2若しくはCl2/O2を用いて導電性チタン化合物を水平方向にサイドエッチングする。この異方性エッチング及びサイドエッチングに上記のようなガスを用いることで制御性の良いエッチングが可能となり、安定した特性の半導体装置が得られる。

請求項（抜粋）：

半導体基板上に導電性チタン化合物からなる第一の導電層と導電性ポリシリコン膜からなる第二の導電層を交互に積層し、電極となる多層膜を形成する工程、Cl2にNF3、NH3、N2、HBr、BBr3、BCl3、ハイドロフロロカーボン系ガス、フロロカーボン系ガスの内、少なくとも一種類を混合したガス、若しくはHBr/O2系混合ガスを用いて上記多層膜に対して異方性エッチングを行う工程、Cl2、若しくはCl2/02ガスを用いて上記第一の導電層をサイドエッチングし、上記第一の導電層の面積よりも上記第二の導電層の面積が大きい多層膜を形成する工程、上記多層膜の表面を覆って誘電体膜を積層する工程、上記誘電体膜を覆って対向電極となる第三の導電層を積層する工程を含む半導体装置の製造方法。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/3065 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 27/10 621 A ,  H01L 21/28 301 A ,  H01L 21/302 F ,  H01L 27/04 C