可変長符号化回路

発明者：
出願人/特許権者：
代理人 (1件)：松隈秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平3-251368
公開番号（公開出願番号）：特開平5-090976
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：

【要約】【目的】データ幅の小さなシフタを使用し、また出力データ幅を任意の幅として柔軟性を持たせる。【構成】符号化入力はバッファメモリ2を経て可変長符号とその符号長が格納された符号化テーブル3をアクセスする。可変長符号はバレルシフタ4に入力され、この上位17ビットはゲート回路5を経てレジスタ6に、下位16ビットは直接にレジスタ7に入力される。更にゲート回路5にはレジスタ6の出力17ビットと、レジスタ7の出力16ビットをマルチプレクサ8で切替えて帰還し、合成する。レジスタ6及び7に16ビット以上のデータが格納された時にレジスタ6の上位16ビットを速度平滑用出力バッファメモリ9に書き込み、又マルチプレクサ8はこの上位16ビットを除いた下位データをゲート回路5に帰還する様にレジスタ7側を選択し、順次符号化して出力する。

請求項（抜粋）：

符号化入力を一時蓄えるバッファメモリと、そのバッファメモリ出力でアクセスされ可変長符号とその符号長を発生する符号化テーブルと、この可変長符号を制御入力に従がってシフトするシフタと、このシフタ出力をゲート回路を経てレジスタに蓄えこのレジスタの上位側ビットと下位側ビットを切替えてゲート回路に帰還する構成の可変長符号化回路において、符号化テーブルからの符号長出力を蓄積するレジスタ出力を用いて上記バッファメモリ、符号化テーブル、シフタ及び帰還レジスタの切替え制御等を行う様にした可変長符号化回路。

引用特許：

審査官引用 (3件)

特開昭63-031372
特開平2-277319
特開平2-206292

前のページに戻る