特許

J-GLOBAL ID：200903066486730931

半導体集積回路

発明者： 岩切 逸郎 ,  坂田 俊一
出願人/特許権者： 株式会社沖マイクロデザイン宮崎 ,  沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-225536
公開番号（公開出願番号）：特開平7-078465
出願日： 1993年09月10日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】 複数のビット線対でセンスアンプを共有することでセンスアンプの個数を減らし、高集積化を実現できる折り返しビット線構成の半導体集積回路を提供すること。【構成】 各ビット線BLはスイッチT1〜T4のドレインに接続され、そのソースにはセンスアンプSAに接続される。ビット線BL1の情報をデータバスSDBに出力する場合、ワード線WL1が選択されてビット線BLに微小電位差が生じると、ワード線WL1の立上がりと同時に制御信号TG2を降下してSAとBL2とを切り離す。SAにBL1間の電位差が入力されると、センスアンプSAを動作させて増幅を行い、電位差が充分についたらカラム選択線C0Dを立ち上げてデータをバスSDBに出力する。同様に、ビット線BL2も時分割でセンス動作を行い、1つのセンスアンプSAでのビット線BLの共有を可能とする。

請求項（抜粋）：

ビット線間に生じた微小電位差を増幅するセンスアンプを備えた折り返しビット線構成の半導体集積回路において、前記センスアンプは複数のビット線対とスイッチ手段を介して接続され、前記スイッチ手段のスイッチング制御を行うことにより、前記複数のビット線対の中の1対のビット線と前記センスアンプとを順次接続し、当該接続されたビット線対の増幅を行うことを特徴とする半導体集積回路。