特許
J-GLOBAL ID：200903066499636748
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-019558
公開番号（公開出願番号）：特開平11-220039
出願日： 1998年01月30日
公開日（公表日）： 1999年08月10日
要約：
【要約】【課題】中間導電層を用いてビットコンタクトBCが列方向2セル間で共有化された配置パターンで、BCの横並び配置によりビット線間を狭くできない。【解決手段】それぞれビットコンタクトを介して、一方のワードトランジスタの不純物拡散領域に電気的に接続された奇数列ビット線BL1,BL3と、他方のワードトランジスタの不純物拡散領域に電気的に接続された偶数列ビット線BL2,BL4がセル内でともに列方向に配線されているメモリセルアレイ1において、奇数列ビットコンタクトBC1,BC3と偶数列ビットコンタクトBC2,BC4が行方向で重ならないように互い違いに配置されている。奇数列および偶数列のビットコンタクトは列方向に隣接する2つのメモリセル間で共有され、かつ、各メモリセルごとに当該奇数列および偶数列のビットコンタクトの何れか一方のみが配置されている。
請求項（抜粋）：
メモリセルアレイを構成する各メモリセル内で、第1のトランジスタの不純物拡散領域に電気的に接続された奇数列のビット線と、第2のトランジスタの不純物拡散領域に電気的に接続された偶数列のビット線が、ともに列方向に配線されている半導体記憶装置であって、メモリセルアレイ内で、前記奇数列のビット線を前記第1トランジスタの不純物拡散領域に電気的に接続するための奇数列ビットコンタクトと前記偶数列のビット線を前記第2トランジスタの不純物拡散領域に電気的に接続するための偶数列ビットコンタクトが、行方向で重ならないように互い違いに配置されている半導体記憶装置。
IPC (2件)：
H01L 21/8244
, H01L 27/11
