特許

J-GLOBAL ID：200903066500924159

半導体集積回路およびその製造方法

発明者： 竹内 誠二 ,  田中 俊郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-199475
公開番号（公開出願番号）：特開2003-014817
出願日： 2001年06月29日
公開日（公表日）： 2003年01月15日
要約：

【要約】【課題】 BIST専用のROMをなくしてチップ面積を縮小できるとともに、半導体集積回路の試験を効率良く且つ高速に行うことが可能な半導体集積回路を提供する。【解決手段】 複数の揮発性のメモリセルを有する記憶手段を備えた半導体集積回路において、電源投入時に上記記憶手段の所定のメモリセルの記憶ビットが一意に決まるように、各メモリセル毎に該メモリセルを構成する素子MN1,MN2に電気特性の偏りが付加され、電源投入時に一意に決まる上記記憶ビットにより集積回路の自己テストを行うためのテストプログラムを記憶した状態にする。

請求項（抜粋）：

複数の揮発性のメモリセルを有する記憶手段を備えた半導体集積回路において、電源投入時に上記記憶手段の所定のメモリセルの記憶ビットが一意に決まるように、各メモリセル毎に該メモリセルを構成する素子に電気特性の偏りが付加され、電源投入時に一意に決まる上記記憶ビットにより所望の情報を記憶した状態にされることを特徴とする半導体集積回路。

IPC (5件)：

G01R 31/28 ,  G11C 11/401 ,  G11C 11/41 ,  G11C 11/413 ,  H01L 21/66

FI (6件)：

H01L 21/66 F ,  G01R 31/28 V ,  G11C 11/34 W ,  G11C 11/34 341 D ,  G11C 11/34 371 A ,  G01R 31/28 B

Fターム (21件)：

2G132AA08 ,  2G132AG08 ,  2G132AK29 ,  2G132AL09 ,  4M106AB07 ,  4M106AC07 ,  4M106BA01 ,  4M106CA70 ,  5B015JJ21 ,  5B015KA13 ,  5B015RR03 ,  5B015RR06 ,  5M024AA41 ,  5M024AA91 ,  5M024BB30 ,  5M024BB32 ,  5M024MM02 ,  5M024MM05 ,  5M024PP01 ,  5M024PP03 ,  5M024PP10