特許

J-GLOBAL ID：200903066513341381

半導体装置の製造方法および半導体製造装置

発明者： 恒川 助芳 ,  川崎 裕通 ,  藤戸 利昭
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-354751
公開番号（公開出願番号）：特開2003-158203
出願日： 2001年11月20日
公開日（公表日）： 2003年05月30日
要約：

【要約】【課題】 レジスト膜に対する高エッチング選択比を得ると同時に、再現性よくルテニウム膜をエッチング加工することのできる技術を提供する。【解決手段】 ルテニウム膜上にレジストパターンを形成した後、エッチング装置51に備わる前処理室54において、ルテニウム膜の表面に紫外線を照射してルテニウム膜の表面に付着した有機物汚染を除去し、続いてエッチング装置51に備わるエッチング室55において、レジストパターンをマスクとしたルテニウム膜のエッチングをオゾン雰囲気中で行う。

請求項（抜粋）：

(a)白金族金属膜上に塗布されたレジスト膜をパターニングする工程と、(b)エッチング装置に備わる第1処理室において、前記白金族金属膜の表面に紫外線を照射する工程と、(c)前記エッチング装置に備わる第2処理室において、パターニングされた前記レジスト膜をマスクとして、オゾン雰囲気中で前記白金族金属膜をエッチングする工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/8242 ,  H01L 21/3065 ,  H01L 27/108

FI (2件)：

H01L 27/10 621 C ,  H01L 21/302 N

Fターム (27件)：

5F004AA09 ,  5F004AA14 ,  5F004BA19 ,  5F004BB05 ,  5F004BB26 ,  5F004DA27 ,  5F004DB08 ,  5F004EA27 ,  5F004EB02 ,  5F004FA08 ,  5F083AD10 ,  5F083AD24 ,  5F083FR01 ,  5F083GA27 ,  5F083JA06 ,  5F083JA14 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA19 ,  5F083PR03 ,  5F083PR39 ,  5F083PR40