特許

J-GLOBAL ID：200903066523419320

半導体集積回路

発明者： 矢部 勝彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-318761
公開番号（公開出願番号）：特開平6-013438
出願日： 1991年12月03日
公開日（公表日）： 1994年01月21日
要約：

【要約】【目的】論理回路としてECL又はCML回路を使用する場合のインピーダンス整合の為の終端抵抗を高精度に構成し、高速演算を可能とする。【構成】チップ主表面に散在させた入力信号用電極パッド2,電源パッド4を有する半導体チップ1の外周部に、電極パッド2,4に接続した第1及び第2の電極パッド5,7を設け、この間に、インピーダンス整合性を良くする値に調整されたチップ抵抗8を終端抵抗として外付けする。

請求項（抜粋）：

素子が形成された半導体チップの外周部に設けられ入出力信号用電極パッドに配線導体により接続された第1の外部電極パッドと、この第1の外部電極パッドに隣接して設けられ電源用電極パッドに接続された第2の外部電極パッドと、前記第1の外部電極パッドと前記第2の外部電極パッドとの間に接続された外部接続端子付の抵抗体とを含むことを特徴とする半導体集積回路。