特許
J-GLOBAL ID：200903066532167880
MIS電界効果トランジスタ
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-177334
公開番号（公開出願番号）：特開平5-299648
出願日： 1991年06月22日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】接合耐圧を大幅に向上させた高集積且つ高速な高耐圧のMIS電界効果トランジスタを形成すること。【構成】第1の絶縁膜4を埋め込んだ第1のトレンチ3により分離された素子形成領域に、第1のトレンチ3より離間して形成した第2の絶縁膜6を埋め込んだ第2のトレンチ5の側面及び底面のp- 型シリコン基板1に設けたn型ドレイン領域7とn型ドレイン領域7の一部に接し、第1及び第2のトレンチ(3、5)間のp- 型シリコン基板1に設けたn+ 型ドレイン領域8からなるドレイン領域と、p- 型シリコン基板1表面に設けたゲート酸化膜10上及び第2の絶縁膜6上の一部に延在して設けたゲート電極11と、ドレイン領域の反対側にゲート電極11端にセルフアラインして設けたn+ 型ソース領域9とにより構成したMIS電界効果トランジスタ。
請求項（抜粋）：
一導電型半導体基板と、前記半導体基板に設けられた第1のトレンチと、前記第1のトレンチに埋め込まれた第1の絶縁膜と、前記第1のトレンチと離間して前記半導体基板に設けられた第2のトレンチと、前記第2のトレンチの側面及び底面の前記半導体基板に設けられた反対導電型の低濃度ドレイン領域と、前記低濃度ドレイン領域の一部に接し、前記第1及び第2のトレンチ間の前記半導体基板に設けられた反対導電型の高濃度ドレイン領域と、前記第2のトレンチに埋め込まれた第2の絶縁膜と、前記半導体基板上に設けられたゲート酸化膜と、前記ゲート酸化膜上及び前記第2の絶縁膜上の一部に延在して設けられたゲート電極と、前記低濃度及び高濃度ドレイン領域の反対側の前記ゲート電極端に整合し、前記半導体基板に設けられた反対導電型の高濃度ソース領域とを備えてなることを特徴とするMIS電界効果トランジスタ。
引用特許：
前のページに戻る
