特許

J-GLOBAL ID：200903066537645926

半導体装置及びその製造方法

発明者： ヨン・ゴン・ゾン
出願人/特許権者： エルジイ・セミコン・カンパニイ・リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-219608
公開番号（公開出願番号）：特開平7-211772
出願日： 1994年08月23日
公開日（公表日）： 1995年08月11日
要約：

【要約】 (修正有)【目的】 高集積半導体装置の素子分離プロセスにおけるプロセス余裕度を改善し、しかも平坦化された素子分離膜を形成することが出来る半導体装置及びその製造方法を提供する。【構成】 アクティブ領域と素子分離領域とから構成される半導体基板11と、前記半導体基板の素子分離領域内に位置し、前記半導体基板の表面よりも低い表面を有する第1領域と、前記第1領域の両側面部に位置され、前記第1領域よりも狭い幅と深い深さとを有する第2領域と、前記第1領域及び第2領域内に埋め込まれて形成された素子分離膜22とを含む半導体装置。

請求項（抜粋）：

アクティブ領域と素子分離領域とから構成される半導体基板と、前記半導体基板の素子分離領域内に位置し、前記半導体基板の表面よりも低い表面を有する第1領域と、前記第1領域の両側部に位置され、前記第1領域よりも狭い幅と深い深さとを有する第2領域と、前記第1領域及び第2領域内に埋め込まれて形成された素子分離膜とを含むことを特徴とする半導体装置。

引用特許：

審査官引用 (2件)

• 特開昭60-038832
  
• 特開昭61-290737