特許
J-GLOBAL ID：200903066538229721
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-259267
公開番号（公開出願番号）：特開平5-102297
出願日： 1991年10月07日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 溝底部の曲率半径を増大し、基板内の結晶欠陥の発生を抑制して、素子特性を向上することを目的とする。【構成】 基板1に形成された溝3の側面に側壁保護膜4を形成する工程と、側壁保護膜4をマスクとして溝3の底部を等方性エッチングし、溝3の底部に丸み3aを持たせる工程とを含む。
請求項（抜粋）：
半導体基板に溝を形成し、前記溝に絶縁膜を埋込むことにより素子分離を行う半導体装置の製造方法において、前記溝の側面に側壁保護膜を形成する工程と、前記側壁保護膜をマスクとして前記溝の底部を等方性エッチングし、前記溝の底部に丸みを持たせる工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/76
, H01L 21/302
, H01L 21/316
