特許

J-GLOBAL ID：200903066624103021

スイツチ回路

発明者： 相本 代志治 ,  竹島 俊夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-155046
公開番号（公開出願番号）：特開平5-007141
出願日： 1991年06月27日
公開日（公表日）： 1993年01月14日
要約：

【要約】【目的】 第2のトランジスタのゲート電圧を高くし、従来よりも入力信号を低下させずに出力する。【構成】 第1のトランジスタT1とT1のソースをゲートに接続した第2のトランジスタT2からなるスイッチ回路の、T1のゲートに、ドレインに加える制御信号VS W の高レベルの電圧より高く、この電圧とT1のしきい値電圧の和よりも低い電圧Vx を印加する。それにより、T2のゲートの初期電位を従来よりも高くでき、入力信号VI N を従来より低下させずに出力するのに十分な電位まで、T2のゲート電位VG を昇圧することができる。

請求項（抜粋）：

第1のトランジスタと前記第1のトランジスタのソースをゲートに接続した第2のトランジスタからなり、前記第2のトランジスタのドレインに信号を入力し、ソースから出力するスイッチ回路において、前記第1のトランジスタのゲートにドレインに加える制御信号の高レベルの電圧より高く、この電圧と前記第1のトランジスタのしきい値電圧の和よりも低い電圧を印加することを特徴とするスイッチ回路。