半導体集積回路

発明者：
出願人/特許権者：
代理人 (1件)：若林忠
公報種別：公開公報
出願番号（国際出願番号）：特願平6-243716
公開番号（公開出願番号）：特開平7-154240
出願日： 1994年10月07日
公開日（公表日）： 1995年06月16日
要約：

【要約】【目的】ドミノ回路において低周波時のデータ読み出し期間中に起こる記憶ノードのリークを防ぐとともに、消費電力の増大を抑制する。【構成】クロック信号によってプリチャージを行い、nMOS論理回路の条件によって記憶ノードの電荷を放電させることにより、データの読み出しを行うドミノ回路中に設けられた電荷保持用トランジスタ5を、制御回路10を通したクロック信号で制御し、低周波動作時であってプリチャージを行わない継続時間がある所定期間を超えたとき、電荷保持用トランジスタ5がオンとする構成とする。これにより、低周波動作時であってもトランジスタのリークによる誤動作を防ぐため、電荷保持用トランジスタ5を導通させて記憶ノード7の電荷を供給保持することができる。

請求項（抜粋）：

ダイナミック形論理回路により構成されたドミノ回路を含む半導体集積回路であって、前記ドミノ回路が、一端が第1の電源端子に、他端が記憶ノードにそれぞれ接続され、ゲートにクロック入力端子からクロック信号を入力するプリチャージ用トランジスタと、前記記憶ノードに接続された出力インバータと、前記記憶ノードに一端が接続され、外部から入力された信号の所定の論理にしたがって導通状態または非導通状態をとる論理回路と、前記論理回路の前記記憶ノードに接続された一端と異なる他端と第2の電源端子との間に接続され、ゲートが前記クロック入力端子に接続された電荷引抜き用トランジスタと、前記第1の電源端子と前記記憶ノードとの間に接続された電荷保持用トランジスタと、前記クロック入力端子と前記電荷保持用トランジスタのゲートとの間に接続され、入力されたクロック信号のレベルが前記プリチャージ用トランジスタを非導通状態とする継続時間が所定期間を超えたとき、前記電荷保持用トランジスタを導通状態とし、前記継続時間が所定期間以内のときは前記電荷保持用トランジスタを非導通状態とする制御回路と、よりなる半導体集積回路。

引用特許：

審査官引用 (3件)

特開昭54-142057
特開昭63-056017
特開昭63-056017

前のページに戻る