特許

J-GLOBAL ID：200903066644667746

キャッシュメモリ及び情報処理システム

発明者： 笹原 正司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-129835
公開番号（公開出願番号）：特開平10-320285
出願日： 1997年05月20日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】 この発明は、プリフェッチデータのロック/ロック解除を最適に行い、プリフェッチの発行タイミングの自由度を高め、かつ容量の有効利用とプリフェッチデータの保護を両立することを課題とする。【解決手段】 この発明は、プリフェッチデータを格納する際に対応するエントリのロックフラグを立ててプリフェッチデータをロックし、ロックされたプリフェッチデータが読み出される際にロックフラグを下ろしてロックを解除するように構成される。

請求項（抜粋）：

全てのエントリ又は一部のエントリに対応して設けられ、リプレースを行う場合に、対応するエントリをリプレースの対象とするか否かを示すロックフラグと、データのプリフェッチが行われた時は、プリフェッチデータが格納されたエントリに対応した前記ロックフラグを立ててリプレースの対象から外し、プリフェッチを除くキャッシュアクセスが行われてヒットした時には、ヒットしたデータが格納されたエントリに対応した前記ロックフラグを参照し、該ロックフラグが立っている場合には該ロックフラグを下ろして対応するエントリをリプレースの対象とし、リプレースが行われる時は対応するエントリの前記ロックフラグを参照し、ロックフラグが立っている場合には対応するエントリをリプレースの対象から外し書き込みを行わないように制御するキャッシュ制御回路を有することを特徴とするキャッシュメモリ。

FI (2件)：

G06F 12/12 F ,  G06F 12/12 A

引用特許：

審査官引用 (2件)

• 特開昭60-031664
  
• 特開昭57-138078