特許

J-GLOBAL ID：200903066654835680

絶縁ゲート型半導体装置の製造方法

発明者： 吉田 親子
出願人/特許権者： 富士通株式会社
代理人 (1件)： 眞鍋 潔 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-018469
公開番号（公開出願番号）：特開2003-218352
出願日： 2002年01月28日
公開日（公表日）： 2003年07月31日
要約：

【要約】【課題】 絶縁ゲート型半導体装置の製造方法に関し、半導体基板界面における低誘電率の酸化膜生成を抑制する。【解決手段】 ゲート絶縁膜2として酸素イオン導電能力を有する酸化物を用いるとともに、前記ゲート絶縁膜2の堆積時に、半導体基板1から前記ゲート絶縁膜2の表面にかけて正の電位勾配を設ける。

請求項（抜粋）：

ゲート絶縁膜として酸素イオン導電能力を有する酸化物を用いるとともに、前記ゲート絶縁膜の堆積時に、半導体基板から前記ゲート絶縁膜の表面にかけて正の電位勾配を設けることを特徴とする絶縁ゲート型半導体装置の製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/316

FI (2件)：

H01L 21/316 Y ,  H01L 29/78 301 G

Fターム (24件)：

5F058BF12 ,  5F058BJ10 ,  5F140AA00 ,  5F140BA01 ,  5F140BA07 ,  5F140BD11 ,  5F140BE03 ,  5F140BE09 ,  5F140BE17 ,  5F140BF01 ,  5F140BF05 ,  5F140BF07 ,  5F140BG04 ,  5F140BG08 ,  5F140BG14 ,  5F140BG28 ,  5F140BG36 ,  5F140BG40 ,  5F140BG51 ,  5F140BG53 ,  5F140BH15 ,  5F140BK02 ,  5F140BK05 ,  5F140CB04