特許
J-GLOBAL ID：200903066663219967
スイッチング電源制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2002-234437
公開番号（公開出願番号）：特開2004-080859
出願日： 2002年08月12日
公開日（公表日）： 2004年03月11日
要約：
【課題】再起動のためのAC電源が供給されたときに、再起動失敗の発生をほぼ確実に防止する。【解決手段】コンパレータVCC_L2と状態保持用のフリップフロップ回路FF2は、スイッチング素子がオフ状態にホールドされたことを検出するラッチ検出手段を構成している。状態保持用のフリップフロップ回路FF2は、リセット端子RにコンパレータVCC_L2の出力が供給され、セット端子SにコンパレータLTCの出力が供給されている。放電回路28は、抵抗R17、ツェナーダイオードZD5、及びNch型のトランジスタスイッチMN1の直列回路によって構成される。【選択図】 図1
請求項（抜粋）：
スイッチング素子のオンオフ動作によって電源装置の出力電圧を制御するとき、前記出力電圧が低下することにより、前記出力電圧をモニタしてフィードバックされた信号が所定のスレッシュレベルを越えた場合に、過負荷状態として前記スイッチング素子のオンオフ動作を停止状態に制御するとともに、電源端子のコントロール電圧が遮断電圧として設定されたしきい値以下に低下するまで、前記停止状態をホールドするように制御するスイッチング電源制御回路において、
前記停止状態がホールドされているか否かを検出するラッチ検出手段と、
前記ラッチ検出手段により前記停止状態のホールドが検出されたとき、前記電源端子のコントロール電圧を前記遮断電圧として設定されたしきい値の近傍まで強制的に低減させる電圧低減手段と、
を備えたことを特徴とするスイッチング電源制御回路。
IPC (1件)：
FI (2件)：
Fターム (14件)：
5H730AA20
, 5H730BB43
, 5H730CC01
, 5H730DD04
, 5H730DD26
, 5H730EE59
, 5H730FD01
, 5H730FF19
, 5H730FG05
, 5H730XC12
, 5H730XX16
, 5H730XX23
, 5H730XX32
, 5H730XX44
