特許

J-GLOBAL ID：200903066698202250

フォトセンサアレイおよびその製造方法

発明者： 佐々木 誠
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 鹿嶋 英實
公報種別：公開公報
出願番号（国際出願番号）：特願2000-152828
公開番号（公開出願番号）：特開2001-332716
出願日： 2000年05月24日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】 製造プロセスを削減しつつ、フォトセンサアレイと周辺回路との接合性の改善、導電層の断線の抑制を図ることができるフォトセンサアレイの構造と、その製造方法を提供する。【解決手段】 フォトセンサアレイ100Aは、アレイ領域Aaに形成されるボトムゲート電極22、ソース、ドレイン電極27a、27bおよびトップゲート電極29と同一の材質かつ同一の工程で、ボトムゲートパッド部Pbを構成するベースパッド22a、第1および第2のボトムパッド電極層22b、22c、また、ドレインパッド部Pdを構成するベースパッド27x、第1のドレインパッド電極層27y、また、トップゲートパッド部Ptを構成するベースパッド29aが各々積層形成された構成を有している。

請求項（抜粋）：

励起光が入射される入射有効領域を有する半導体層と、前記半導体層の両端側にそれぞれ設けられたソース、ドレイン電極と、第1ゲート絶縁膜を介し、前記半導体層の下方に設けられた第1ゲート電極と、第2ゲート絶縁膜を介し、前記半導体層の上方に設けられた第2ゲート電極と、を各々備え、所定方向に互いに離間して配置された複数の光電変換素子と、前記複数の光電変換素子の前記ドレイン電極または前記ソース電極に共通に接続されたソース、ドレイン端子と、前記複数の光電変換素子の前記第1ゲート電極に共通に接続された第1ゲート端子と、前記複数の光電変換素子の前記第2ゲート電極に共通に接続された第2ゲート端子と、を有し、前記光電変換素子に設けられた前記第1ゲート電極または前記第2ゲート電極のいずれか一方は、第1の透明電極層により構成され、前記ソース端子又は前記ドレイン端子又は前記第1ゲート端子は、少なくとも前記第1の透明電極層を有して構成されていることを特徴とするフォトセンサアレイ。

IPC (2件)：

H01L 27/146 ,  H01L 29/786

FI (4件)：

H01L 27/14 C ,  H01L 29/78 612 C ,  H01L 29/78 617 N ,  H01L 29/78 622

Fターム (61件)：

4M118AA01 ,  4M118AA10 ,  4M118AB01 ,  4M118BA05 ,  4M118CA11 ,  4M118CA21 ,  4M118CA23 ,  4M118CB06 ,  4M118FB03 ,  4M118FB09 ,  4M118FB13 ,  4M118FB24 ,  4M118FB30 ,  4M118GA02 ,  4M118GA03 ,  4M118GB05 ,  4M118GB08 ,  4M118GB11 ,  4M118GB15 ,  5F110AA16 ,  5F110AA26 ,  5F110BB01 ,  5F110BB10 ,  5F110DD02 ,  5F110DD14 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE11 ,  5F110EE28 ,  5F110EE30 ,  5F110EE36 ,  5F110EE43 ,  5F110EE44 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG45 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK25 ,  5F110HK33 ,  5F110HK35 ,  5F110HK39 ,  5F110HM17 ,  5F110NN03 ,  5F110NN04 ,  5F110NN14 ,  5F110NN24 ,  5F110NN28 ,  5F110NN35