特許

J-GLOBAL ID：200903066701479021

表示装置

発明者： 鈴木 幸治 ,  内古閑 修一 ,  柿木 正美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-203902
公開番号（公開出願番号）：特開平7-056191
出願日： 1993年08月18日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 静電気による放電回路素子の破壊を防止することができ、かつ十分な放電能力を持つ放電回路を有した液晶表示装置を提供すること。【構成】 マトリックス配置された画素電極にそれぞれ接続されたスイッチング用TFT,スイッチング用TFTを制御する複数本のアドレス線3及びこれに直交する複数本のデータ線4が設けられた表示領域と、表示領域を囲むように設けられた短絡用外周配線10と、外周配線10とアドレス線3及びデータ線4との間にそれぞれ接続された放電用薄膜トランジスタ21とを備えた液晶表示装置において、各々の放電用薄膜トランジスタ10のゲートとソースとの間にゲート,ソースを共通接続した第1の充電用薄膜トランジスタ22を接続し、各々の放電用薄膜トランジスタ21のゲートとドレインとの間にゲート,ソースを共通接続した第2の充電用薄膜トランジスタ22を接続したことを特徴とする。

請求項（抜粋）：

マトリックス配置された画素電極にそれぞれ接続されたスイッチング用薄膜トランジスタ,スイッチング用薄膜トランジスタを制御する複数本のアドレス線及びこれに直交する複数本のデータ線が設けられた表示領域と、この表示領域を囲むように設けられた短絡用外周配線と、この外周配線と前記アドレス線及びデータ線との間にそれぞれ接続された放電用薄膜トランジスタと、各々の放電用薄膜トランジスタのゲート電極にドレイン電極が接続されゲート及びソース電極が前記外周配線に接続された第1の充電用薄膜トランジスタと、前記放電用薄膜トランジスタのゲート電極にドレイン電極が接続されゲート及びソース電極が前記アドレス線若しくはデータ線に接続された第2の充電用薄膜トランジスタとを具備してなることを特徴とする表示装置。

IPC (5件)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G02F 1/1345 ,  G09F 9/35 ,  G09G 3/36

引用特許：

出願人引用 (2件)

• 特開昭63-010558
  
• 特開昭63-010558
  

審査官引用 (2件)

• 特開昭63-010558
  
• 特開昭63-010558