特許
J-GLOBAL ID：200903066725218296
共同利用コンピュータシステム
発明者：
出願人/特許権者：
代理人 (2件)：
風早 信昭
, 浅野 典子
公報種別：公表公報
出願番号（国際出願番号）：特願2002-511190
公開番号（公開出願番号）：特表2004-503872
出願日： 2001年06月08日
公開日（公表日）： 2004年02月05日
要約：
共同利用コンピュータシステムは、取り付けられたN個の機能ユニット(1.1,...,1.N)、N個の入力および2*N個の出力を持つ単一方向のイーチトゥイーチ交換機(2)を含み、各ユニットはそれ自身のプログラム(一連の二項および単項演算)を実行する。演算の結果は交換機に送られ、他の機能ユニットによってオペランドとして使用される。計算の最終結果は機能ユニット(1.1,...,1.N)のプログラムされた座標の相互作用(共同利用)の結果として形成される。二つの演算モードは同期及び非同期である。同期モードは2段階パイプラインモードを使用し、それぞれの演算の持続時間はコードを書き込むとき考慮されなければならない。もう一つの命令の結果を使用をする命令はこの結果の発生後即座にサイクルの実行を始めるべきである。非同期モードでは、プログラミングは命令持続時間を説明することを必要とせず演算はオペランド可用性に基づいて実行される。非同期実行は命令、オペランド及び演算結果に対して割り当てられたそれぞれの同一タグをダイナミックに導入することによって、およびシステムにおける同時工程の間の情報交換のバッファリングとともに、結果、オペランド及び命令に対して使用可能状態フラグを用いることによって達成される。【選択図】図1
請求項（抜粋）：
N個の機能ユニット(1.1,...,1.N)と、N個のデータ入力(i1,...,ik,...,iN)、2N個のアドレス入力(a1,a2,...,a2k-1,a2k,...,a2N-1,a2N)および2N個のデータ出力(i1,i2,...,i2k-1,i2k,...,i2N-1,i2N)を持つイーチトゥイーチ交換機(2)を含む共同利用コンピュータシステムにおいて、各機能ユニット(1.1,...,1.N)は制御装置(3)、プログラムメモリ(4)、ならびに単項および2項演算を実現する演算装置(5)を含み、2つのデータ入力(I1,I2)、2つのアドレス出力(A1,A2)、および1つのデータ出力(O)を有し、ここではk番目の機能ユニット(k=1,...,N)の第1データ入力(I1)は交換機の(2k-1)番目のデータ出力(o2k-1)に接続され;第2データ入力は交換機の2k番目のデータ出力(o2k)に接続され;第1アドレス出力(A1)は交換機の(2k-1)番目のアドレス入力(a2k-1)に接続され;第2アドレス出力(A2)は交換機の2k番目のアドレス入力(a2k)に接続され;k番目の機能ユニットのデータ出力(O)は交換機のk番目のデータ入力(ik)に接続され;機能ユニット(1.K)のデータ入力(I1,I2)は制御装置(3)のデータ入力であり;機能ユニットのアドレス出力(A1,A2)はそれぞれ制御装置(3)の第1および第2アドレス出力であり;制御装置(3)の第3アドレス出力はプログラムメモリ(4)のアドレス入力に接続され;制御装置(3)の命令入力/出力はプログラムメモリ(4)の命令入力/出力に接続され;制御装置(3)の制御出力は演算装置(5)の制御入力に接続され;制御装置(3)の第1および第2データ出力はそれぞれ演算装置(5)の第1および第2データ入力に接続され;演算装置(5)のデータ出力は機能ユニット(1.K)のデータ出力であり;演算装置(5)は入力/出力装置(5.1)および/または算術論理演算ユニット(5.2)および/またはデータメモリ(5.3)を含み、ここで演算装置(5)の第1データ入力はI/O装置(5.1)、ALU(5.2)およびデータメモリ(5.3)のデータ入力であり;演算装置(5)の第2データ入力はI/O装置(5.1)およびデータメモリ(5.3)のアドレス入力およびALU(5.2)の第2データ入力であり;演算装置(5)の制御入力はI/O装置(5.1)、ALU(5.2)およびデータメモリ(5.3)の制御入力であり;I/O装置(5.1)、ALU(5.2)およびデータメモリ(5.3)のデータ出力は演算装置(5)のデータ出力であることを特徴とする共同コンピュータシステム。
IPC (1件)：
FI (1件)：
Fターム (4件)：
5B045BB11
, 5B045BB35
, 5B045GG11
, 5B045JJ22
