特許
J-GLOBAL ID:200903066729654139
半導体集積回路
発明者:
出願人/特許権者:
代理人 (10件):
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
公報種別:公開公報
出願番号(国際出願番号):特願2004-152779
公開番号(公開出願番号):特開2005-339590
出願日: 2004年05月24日
公開日(公表日): 2005年12月08日
要約:
【課題】 消費電力の増加を招くことなく、トランジスタのオフリーク電流の影響を緩和する。【解決手段】 バス線121及びダミーバス線122がいずれも中間電圧にプリチャージされた後、複数のトライステートバッファ111,112の出力が全てハイインピーダンス状態である間にバス線121の電圧変動の大きさをリーク検知回路150にて検出する。このリーク検知に応答して、各トライステートバッファ111,112中のトランジスタのオフリーク電流が小さくなるように、バックバイアス設定回路180がPチャネルMOSトランジスタ用及びNチャネルMOSトランジスタ用のバックバイアスを設定する。再度のプリチャージ動作の後、複数のトライステートバッファ111,112のうちのいずれかがアクティブになり、センスアンプ140が起動する時、バス線121とダミーバス線122との間に所要の大きさの電位差が確保される。【選択図】 図1
請求項(抜粋):
複数のトランジスタと、該複数のトランジスタの各々のドレインが共通に接続された信号配線とを有する半導体集積回路であって、
前記信号配線を所定の電圧にプリチャージするプリチャージ回路と、
前記プリチャージの完了後における前記複数のトランジスタのオフリーク電流に起因した前記信号配線の電圧変動の大きさを検出することにより、リーク検知を行うリーク検知回路と、
前記リーク検知に応答し、かつ前記複数のトランジスタのうちのいずれかの実動作前に、前記複数のトランジスタのオフリーク電流が小さくなるように前記複数のトランジスタのバックバイアスを設定するバックバイアス設定回路とを備えたことを特徴とする半導体集積回路。
IPC (4件):
G11C11/413
, H03K17/687
, H03K19/0175
, H03K19/0948
FI (5件):
G11C11/34 341A
, G11C11/34 335C
, H03K19/00 101J
, H03K19/094 B
, H03K17/687 F
Fターム (42件):
5B015HH01
, 5B015JJ05
, 5B015KB03
, 5B015KB66
, 5J055AX00
, 5J055BX16
, 5J055CX26
, 5J055DX22
, 5J055DX56
, 5J055DX72
, 5J055DX83
, 5J055EX02
, 5J055EY21
, 5J055EZ00
, 5J055EZ03
, 5J055EZ07
, 5J055EZ19
, 5J055EZ34
, 5J055EZ51
, 5J055FX19
, 5J055FX37
, 5J055GX01
, 5J055GX02
, 5J055GX04
, 5J055GX05
, 5J056AA05
, 5J056BB49
, 5J056CC00
, 5J056CC01
, 5J056CC03
, 5J056CC17
, 5J056CC19
, 5J056DD13
, 5J056DD29
, 5J056EE06
, 5J056EE07
, 5J056FF01
, 5J056FF06
, 5J056FF10
, 5J056GG04
, 5J056GG12
, 5J056KK01
前のページに戻る