特許
J-GLOBAL ID：200903066739415051
半導体入力保護装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-013572
公開番号（公開出願番号）：特開平5-211292
出願日： 1992年01月29日
公開日（公表日）： 1993年08月20日
要約：
【要約】【構成】半導体チップを構成するP型半導体基板上にパッド1に接続されたN+型不純物拡散層3と接地端子のパッド4に接続されたN+ 型不純物拡散層6が形成されている。N+ 型不純物拡散層3と6には所定の距離を隔ててP+ 型不純物層7と8が形成され、フローティングの配線層11によって接続されている。上記の保護素子を、半導体チップ内にある入出力保護が必要なすべての入出力端子のパッドとすべての電源端子,接地端子のパッドに設置し、各素子のフローティングの配線層11を接続する。【効果】半導体ICのどの端子間に過電圧が印加されても、入力保護機能が働き、静電破壊を防止できる。
請求項（抜粋）：
第1導電型半導体基板の表面に絶縁層を介して設けられた複数のパッドと、少なくとも一部の前記複数のパッドのそれぞれに接続された第2導電型の第1の不純物拡散層と、それぞれの前記第2導電型不純物拡散層と所定距離を隔てて配置された第2の不純物拡散層と、前記第2の不純物拡散層を相互に接続する配線層とを有することを特徴とする半導体入力保護装置。
引用特許：
前のページに戻る
