特許

J-GLOBAL ID：200903066751197167

半導体基板の作製方法

発明者： 佐藤 信彦 ,  米原 隆夫
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 丸島 儀一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-016523
公開番号（公開出願番号）：特開平5-217821
出願日： 1992年01月31日
公開日（公表日）： 1993年08月27日
要約：

【要約】 (修正有)【目的】 絶縁層上に結晶性、表面平坦性が単結晶ウエハー並に優れたSiを得るうえで、生産性、均一性、制御性、コストの面において卓越した半導体基板の加工方法を提案する。【構成】 シリコン基板を多孔質化する工程、該多孔質上に非多孔質シリコン単結晶層12を形成して第1の基板を形成する工程、該非多孔質シリコン単結晶層表面を、絶縁層を介して第2の基板13に貼り合わせた後、該多孔質化したシリコン基板15を化学エッチング液に浸すことによって、多孔質Siを除去する工程と、単結晶シリコンの融点より低い温度の還元性雰囲気中で熱処理する工程とを有することを特徴とする半導体基板の作製方法。

請求項（抜粋）：

シリコン基板を多孔質化する工程、該多孔質上に非多孔質シリコン単結晶層を形成して第1の基板を形成する工程、該非多孔質シリコン単結晶層表面を、絶縁層を介して第2の基板に貼り合わせた後、該多孔質化したシリコン基板を化学エッチング液に浸すことによって、多孔質Siを除去する工程と、単結晶シリコンの融点より低い温度の還元性雰囲気中で熱処理する工程とを有することを特徴とする半導体基板の作製方法。

IPC (6件)：

H01L 21/02 ,  H01L 21/306 ,  H01L 21/324 ,  H01L 27/12 ,  H01L 21/304 321 ,  H01L 21/76

引用特許：

審査官引用 (2件)

• 特開平3-001468
  
• 特開平1-186576