特許

J-GLOBAL ID：200903066755787236

PLL回路

発明者： 佐藤 寧
出願人/特許権者： ソニー・テクトロニクス株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-234771
公開番号（公開出願番号）：特開平10-065528
出願日： 1996年08月16日
公開日（公表日）： 1998年03月06日
要約：

【要約】【課題】回路内の種々の特性が経時的に変化しても、その変化を適正に補正することが可能な極めて信頼性の高いPLL回路を提供すること。【解決手段】制御電圧に応じた周波数の出力信号を発生する電圧制御発振器10と、電圧制御発振器の出力信号と基準入力信号との位相を比較する位相比較器18と、該位相比較器からの比較出力信号に応じて上記制御電圧を発生する制御電圧発生器とを有するPLL回路において、位相比較器の比較出力信号を受ける可変利得増幅器22と、この可変利得増幅器の出力信号にオフセット信号を加算する加算器24と、可変利得増幅器の利得及び上記オフセット信号を制御する制御手段16とを具え、この制御手段は、上記オフセット信号に既知の外乱信号を重畳し、この外乱信号をPLL回路から抽出してサーボゲイン(オープン・ループ・ゲイン)を算出し、上記可変利得増幅器の利得及びオフセット信号を制御して上記サーボゲインを最適調整する。

請求項（抜粋）：

制御電圧に応じた周波数の出力信号を発生する電圧制御発振器と、該電圧制御発振器の出力信号と基準入力信号との位相を比較する位相比較器と、該位相比較器からの比較出力信号に応じて上記制御電圧を発生する制御電圧発生器とを有するPLL回路において、上記位相比較器の比較出力信号を受ける可変利得増幅器と、該可変利得増幅器の出力信号にオフセット信号を加算する加算器と、上記可変利得増幅器の利得及び上記オフセット信号を制御する制御手段とを具え、該制御手段は、上記オフセット信号に既知の外乱信号を重畳し、該外乱信号を上記PLL回路から抽出してサーボゲインを算出し、上記可変利得増幅器の利得及びオフセット信号を制御して上記サーボゲインを最適調整することを特徴とするPLL回路。