特許
J-GLOBAL ID：200903066787027241
プリンター装置制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-114331
公開番号（公開出願番号）：特開平6-012198
出願日： 1992年05月07日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】上位装置からのベクトル記述情報及びドットイメージ情報から成る印刷情報に基づいて画像データを作成し印刷制御するプリンター装置制御回路において、画像メモリへの1ページ分の画像データの格納時間を短縮する。【構成】上位装置からの印刷情報が上位インターフェイス制御部3を介して印刷情報切換部4へ入力され、ベクトル記述情報(D1)は印刷情報記憶部9へ、ドットイメージ情報(D2)は画像メモリ10へ格納される。CPU7は、印刷情報記憶部9のベクトル記述情報に基づいて画像データを作成し画像メモリ10に格納する。1ページ分の画像データが揃うとプリンターエンジン12を介して印刷する。
請求項（抜粋）：
上位装置からベクトル記述情報とドットイメージ情報とを含む印刷情報が入力されるプリンター装置制御回路において、前記印刷情報を記憶する印刷情報記憶部と、プリンターエンジンへ送るドットイメージの画像データを記憶する画像メモリと、前記上位装置との間の情報授受を制御する上位インターフェイス制御部と、前記上位インターフェイス制御部を介して前記上位装置から受信した印刷情報の種別を判別し、前記ベクトル記述情報ならば前記印刷情報記憶部へ格納し、前記ドットイメージ情報ならば前記画像メモリへ格納する印刷情報切換部と、命令の集合体であるファームウェアに基づいて動作し前記印刷情報記憶部に格納された前記ベクトル記述情報の解読,演算処理を行ない画像データとして前記画像メモリに格納するCPUとを備えることを特徴とするプリンター装置制御回路。
IPC (4件)：
G06F 3/12
, B41J 5/30
, B41J 29/38
, G06F 15/72
