特許

J-GLOBAL ID：200903066788260039

半導体集積回路装置

発明者： 会田 辰洋 ,  友部 勝一 ,  小山 明夫
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-333719
公開番号（公開出願番号）：特開平7-192488
出願日： 1993年12月27日
公開日（公表日）： 1995年07月28日
要約：

【要約】【目的】 ROMを有する半導体集積回路装置の動作速度を向上させる。【構成】 ROM内蔵のマイクロプロセッサにおいて、ROMブロックのメモリセルアレイ7Mに、互いに平行に延在する一対のデータ線Da,Db を設け、一対のデータ線Da,Db とワード線W1 〜Wn との交点近傍に電荷引き抜き用のMOSトランジスタMN1 〜MNn+n を配置し、電荷引き抜き用のMOSトランジスタMN1 〜MNn+n のドレインを一対のデータ線Da,Db のいずれか一方に接続するとともに、一対のデータ線Da,Db のうちの一方を差動センスアンプ7SAの一方の差動入力端子に接続し、他方を差動センスアンプ7SAの他方の差動入力端子に接続した。そして、差動センスアンプ7SAは、一対のデータ線Da,Db の電位差を検出することにより、その出力を決定するようにした。

請求項（抜粋）：

半導体基板の少なくとも一部に読み出し専用の半導体メモリ回路領域を有する半導体集積回路装置であって、前記読み出し専用の半導体メモリ回路領域に、互いに平行に延在する2本の配線によって1つのデータ線として機能する一対のデータ線を複数配置し、前記一対のデータ線に対して交差するようにワード線を複数配置し、前記一対のデータ線と前記ワード線との交点近傍に配置されたメモリセルを前記一対のデータ線のいずれか一方に接続し、前記一対のデータ線のうちの一方を差動増幅回路の一方の差動入力端子に接続し、他方を差動増幅回路の他方の差動入力端子に接続してなることを特徴とする半導体集積回路装置。

IPC (3件)：

G11C 17/12 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

G11C 17/00 304 B ,  H01L 27/04 F