特許
J-GLOBAL ID：200903066790237605
電界効果型トランジスタ
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-079114
公開番号（公開出願番号）：特開平6-268223
出願日： 1993年03月12日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】チャネル領域の異常電位に起因する素子動作不良を防止し得るSOI基板に形成された電界効果型トランジスタを提供すること。【構成】シリコン酸化膜2上に形成されたシリコン層17と、シリコン層17の表面に選択的に形成されたp型拡散層5と、p型拡散層5の表面に選択的に形成されたn型ドレイン拡散層6と、n型ドレイン拡散層6に設けられたドレイン電極11と、p型拡散層5の表面に選択的に形成されたn+ 型ソース拡散層4と、n+ 型ソース拡散層4に設けられたソース電極9と、n+ 型ソース拡散層4とn型ドレイン拡散層6との間のp型拡散層5上にゲート絶縁膜8を介して設けられたゲート電極11と、シリコン層17の表面に選択的に形成され、且つソース電極9およびp型拡散層5に接するp+ 型短絡用拡散層12とを備えている。
請求項（抜粋）：
絶縁基体上に形成された素子形成用半導体層と、この素子形成用半導体層の表面に選択的に形成された第1の第1導電型半導体層と、この第1の第1導電型半導体層の表面に選択的に形成された第1の第2導電型半導体層と、この第1の第2導電型半導体層に設けられた第1の主電極と、前記第1の第1導電型半導体層の表面に選択的に形成された第2の第2導電型半導体層と、この第2の第2導電型半導体層に設けられた第2の主電極と、前記第2の第2導電型半導体層と前記第1の第2導電型半導体層との間の前記第1の第1導電型半導体層上に絶縁膜を介して設けられた制御用電極と、前記素子形成用半導体層の表面に選択的に形成され、且つ前記第2の主電極および前記第1の第1導電型半導体層に接する第2の第1導電型半導体層とを具備してなることを特徴とする電界効果型トランジスタ。
IPC (4件)：
H01L 29/784
, H01L 27/12
, H01L 21/331
, H01L 29/73
H01L 29/78 311 S
, H01L 29/72
