特許
J-GLOBAL ID：200903066791298381
コンピュータ・システム内のプロセッサ性能と電力との動的管理
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-502504
公開番号（公開出願番号）：特表平10-501911
出願日： 1995年06月14日
公開日（公表日）： 1998年02月17日
要約：
【要約】コンピュータ・システム内で性能と電力消費の釣り合いを管理する。クロック速度レジスタ(34)と、クロック速度レジスタ(34)によって決定された周波数においてプロセッサ・クロック信号(32)を発生する回路とを有するクロック発生回路(14)を含むコンピュータ・システム(10)において、プロセッサ(12)が、アプリケーション・プログラム(50、52)によって選択される性能状態に応じてクロック速度レジスタ(34)に書込みを行う性能マネージャ・プログラム(44)を実行するコンピュータ・システム(10)が開示されている。アプリケーション・プログラム(50、52)は、プロセッサ集中的機能時に性能が最大になり、対話式機能時に電力保存が最大になるように性能状態を選択する。
請求項（抜粋）：
クロック速度レジスタと、クロック速度レジスタによって決定された周波数のプロセッサ・クロック信号を発生する回路とを有するクロック発生回路と、 プロセッサ・クロック信号がプロセッサに同期するようにプロセッサ・クロック信号を受信ために結合され、コンピュータ・システム上で実行中のアプリケーション・プログラムによって選択される性能状態に応じてクロック速度レジスタに書込みを行う性能マネージャ・プログラムを実行およびフェッチするように結合されたプロセッサとを含むコンピュータ・システム。
IPC (4件)：
G06F 1/04 301
, G06F 1/32
, G06F 3/14 320
, G06F 3/14 340
G06F 1/04 301 C
, G06F 3/14 320 A
, G06F 3/14 340 B
, G06F 1/00 332 Z
