サイリスタ回路

発明者： ,
出願人/特許権者：
代理人 (1件)：中村稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-210635
公開番号（公開出願番号）：特開平5-327448
出願日： 1992年06月29日
公開日（公表日）： 1993年12月10日
要約：

【要約】[目的] 下記に示す素子及びその製造方法を得ること。[構成](n-)と(p-)チャネル低圧電界効果論理トランジスタ(403);EEPROM メモリ配列あるいはこれに類するもののゲート制御に関する(n-)と(p-)チャネル高圧絶縁ゲート電界効果トランジスタ(405);(n-)と(p-)チャネルドレイン伸長の絶縁ゲート電界効果トランジスタ(407);縦形と横形の環状DMOSトランジスタ(409);ショトッキダイオード(411);及びFAMOS EPROM セル(412)である。高信頼性“非重畳”二重レベルポリEEPROM セルも開示されている。

請求項（抜粋）：

サイリスタ回路にして、ベースとコレクタとを有する第1バイポーラトランジスタと、第1電圧電源と、前記第1電圧電源と実質的に異なる第2電圧電源と、前記第1バイポーラトランジスタのエミッタが前記第1電圧電源に接続されており、前記第1バイポーラトランジスタのベース-エミッタ接合が第1抵抗値を有する第1バイポーラトランジスタと;前記第1バイポーラトランジスタのキャリヤと逆のタイプのエミッタ-コレクタ電流キャリヤを有する第2バイポーラトランジスタにして、前記第2バイポーラトランジスタのコレクタが前記第1バイポーラトランジスタのベースへ接続し、前記第2トランジスタのベース-エミッタ接合が第2抵抗値を有し、前記第2バイポーラトランジスタのエミッタが前記第2電圧電源へ接続し、前記第2バイポーラトランジスタのベースが前記第1バイポーラトランジスタの前記コレクタへ接続している第2バイポーラトランジスタと;電流路と制御電極とを有する第3トランジスタにして、第1信号が前記電流路のコンダクタンスを制御する前記制御電極に選択的に印加され、前記電流路が前記第1バイポーラトランジスタの前記ベースを前記第1電圧電源へ接続し、前記電量路の前記コンダクタンスが前記第1信号の事前に選択された状態に応答して前記第1バイポーラトランジスタの前記ベース-エミッタのコンダクタンスより十分に大きい前記第3トランジスタと;電流路と制御電極を有する第4トランジスタにして、第2信号が前記第4トランジスタの前記電流路のコンダクタンスを制御する前記制御電極に選択的に印加され、前記電流路が前記第2バイポーラトランジスタを前記第2電圧電源へ接続することが動作可能であり、前記第4トランジスタの前記電流路の前記コンダクタンスが前記第2信号の事前に選択された状態に応答して前記第2バイポーラトランジスタの前記ベース-エミッタ接合のコンダクタンスより十分に大きい第4トランジスタと;を含んでいることを特徴とするサイリスタ回路。

IPC (3件)：

H03K 17/73 , H01L 27/06 , H03K 17/732

FI (4件)：

H03K 17/73 G , H01L 27/06 T , H03K 17/73 A , H03K 17/73 B

前のページに戻る