半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-279023
公開番号（公開出願番号）：特開平10-106283
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】不揮発性半導体メモリにおいて、通常の電源VDDの他に高圧電源VPPを外部に用意する必要があり、コストが増大する。【解決手段】外部の高圧電源に代えて、チャージポンプ回路及び電源切換回路よりなる昇圧回路1及びチャージポンプよりなる昇圧回路2を半導体装置内に設ける。

請求項（抜粋）：

基準電位を出力する基準電位発生回路と、入力端子に前記基準電位が供給され、電源電位と生成した第1の高圧電位のいずれかを出力する第1の昇圧回路と、書き込みトランジスタのドレイン電位に用いるため、第2の高圧電位を生成して出力する第2の昇圧回路と、入力端子に前記第1の昇圧回路の出力電位及び前記基準電位が供給され、メモリセルのゲート電位とメモリセルのソース電位に用いるため、前記第1の昇圧回路の出力電位を降圧した電位と前記第1の昇圧回路の出力電位のいずれかを出力する第1の降圧回路と、入力端子に前記第1の昇圧回路の出力電位及び前記基準電位が供給され、前記書き込みトランジスタのゲート電位に用いるため、前記第1の昇圧回路の出力電位を降圧した電位を出力する第2の降圧回路と、入力端子に前記第1の降圧回路の出力電位が供給され、前記メモリセルのゲート電位に用いるため、前記第1の降圧回路の出力電位と電源電位のいずれかを出力する少なくとも1つの第1の電源切換回路と、入力端子に前記第1の昇圧回路の出力電位が供給され、カラム選択トランジスタのゲート電位に用いるため、前記メモリセルの前記第1の昇圧回路の出力電位と電源電位のいずれかを出力する第2の電源切換回路と、入力端子に前記第2の降圧回路の出力電位が供給され、前記書き込みトランジスタのゲート電位に用いるため、前記第2の降圧回路の出力電位と電源電位のいずれかを出力する第3の電源切換回路と、電源端子に前記第1の降圧回路の出力電位が供給されたセルソースデコーダ回路と、前記少なくとも第1の電源切換回路の出力電位がそれぞれ供給される少なくとも1つの電源端子を有するロウデコーダ回路と、電源端子に前記第2の電源切換回路の出力電位が供給されたカラムデコーダ回路と、電源端子に前記第3の電源切換回路の出力電位が供給された書き込みトランジスタデコーダ回路とを具備することを特徴とする半導体装置。

IPC (2件)：

G11C 16/06 , G05F 3/24

FI (2件)：

G11C 17/00 632 A , G05F 3/24 Z

引用特許：

審査官引用 (2件)

半導体集積回路
公報種別：公開公報出願番号：特願平5-309669 出願人：日本電気株式会社
特開平3-046198

前のページに戻る