特許
J-GLOBAL ID:200903066817832080
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-336194
公開番号(公開出願番号):特開2002-141305
出願日: 2000年11月02日
公開日(公表日): 2002年05月17日
要約:
【要約】【課題】配線溝および接続孔の内部に、良好な埋め込み形状を有するCu膜を電解めっきにより形成すること【解決手段】配線溝2および接続孔3の内壁にシード層としての銅パラジウム合金膜5を形成し、次に銅パラジウム合金膜5のシード層としての機能を補完する銅膜6を無電解めっきにより銅パラジウム合金膜5上に形成し、次に電解めっきを用いて銅膜6上に配線としてのCu膜7を形成する。
請求項(抜粋):
半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に配線溝および接続孔の少なくとも一方の被埋め込み領域を形成する工程と、前記被埋め込み領域上に、無電解めっきに対しての触媒金属を含み、かつ前記被埋込み領域の内部を埋め込まない厚さの1の導電膜を形成する工程と、前記第1の導電膜上に、前記被埋込み領域の内部を埋め込まない厚さの第2の導電膜を無電解めっきにより形成する工程と、前記第2の導電膜上に前記被埋込み領域の内部を埋め込む厚さの第3の導電膜を電解めっきにより形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (6件):
H01L 21/288
, C23C 18/16
, C25D 5/34
, C25D 7/12
, H01L 21/3205
, H01L 21/768
FI (7件):
H01L 21/288 E
, C23C 18/16 B
, C25D 5/34
, C25D 7/12
, H01L 21/88 K
, H01L 21/88 R
, H01L 21/90 C
Fターム (67件):
4K022AA05
, 4K022BA08
, 4K022BA31
, 4K022CA06
, 4K022CA21
, 4K022DA01
, 4K022DA03
, 4K022EA04
, 4K024AA09
, 4K024AB01
, 4K024AB02
, 4K024AB03
, 4K024AB15
, 4K024AB17
, 4K024BA11
, 4K024BB12
, 4K024BC10
, 4K024GA16
, 4M104BB04
, 4M104BB14
, 4M104BB32
, 4M104BB37
, 4M104CC01
, 4M104CC05
, 4M104DD16
, 4M104DD37
, 4M104DD52
, 4M104DD53
, 4M104FF17
, 4M104FF18
, 4M104FF22
, 4M104HH13
, 5F033HH07
, 5F033HH11
, 5F033HH12
, 5F033HH18
, 5F033HH19
, 5F033HH32
, 5F033HH33
, 5F033JJ01
, 5F033JJ07
, 5F033JJ11
, 5F033JJ12
, 5F033JJ18
, 5F033JJ19
, 5F033JJ32
, 5F033JJ33
, 5F033KK01
, 5F033LL07
, 5F033MM01
, 5F033MM02
, 5F033MM08
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033PP33
, 5F033QQ37
, 5F033QQ48
, 5F033RR04
, 5F033SS11
, 5F033WW04
, 5F033XX02
, 5F033XX04
引用特許:
前のページに戻る