特許

J-GLOBAL ID：200903066828239666

薄膜トランジスタの製造方法

発明者： 松原 亮平
出願人/特許権者： 凸版印刷株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2005-081159
公開番号（公開出願番号）：特開2006-269476
出願日： 2005年03月22日
公開日（公表日）： 2006年10月05日
要約：

【課題】下部電極と上部電極の重なり部分を無くすことにより、高速動作を可能にするTFTの製造方法を提供するものである。【解決手段】基板上に、下部電極、ゲート絶縁膜、上部電極、半導体膜を積層させたTFTの印刷法を用いた製造方法において、電極材料を第1のブランケット上に製膜する工程と、非電極部のパターンを有した第1の凸版を用いて第1のブランケット上から非電極部を除去する工程と、上部電極のパターンを有した第2の凸版を用いて第1のブランケット上から上部電極パターンを除去する工程と、第1のブランケット上に残った下部電極パターンを第2のブランケットを介して基板上にオフセット転写する工程と、下部電極が形成された基板上にゲート絶縁膜を形成する工程と、上部電極と下部電極が鉛直方向に重ならないようにアライメント調整を行い、第2の凸版からゲート絶縁膜上に上部電極パターンを転写する工程とを有する製造方法である。【選択図】図1

請求項（抜粋）：

少なくとも、絶縁性の基板上に下部電極、ゲート絶縁膜、上部電極、半導体膜を積層させた薄膜トランジスタの印刷法を用いた製造方法において、少なくとも電極材料を第1のブランケット上に製膜する工程と、非電極部のパターンを有した第1の凸版を用いて該第1のブランケット上から非電極部を除去する工程と、該上部電極のパターンを有した第2の凸版を用いて該第1のブランケット上から該上部電極パターンを除去する工程と、該第1のブランケット上に残った該下部電極パターンを第2のブランケットを介して該基板上にオフセット転写する工程と、該下部電極が形成された該基板上に該ゲート絶縁膜を形成する工程と、該上部電極と該下部電極が鉛直方向上に重ならないようにアライメント調整を行い、該第2の凸版から該ゲート絶縁膜上に該上部電極パターンを転写する工程とを有することを特徴とする薄膜トランジスタの製造方法。

IPC (5件)：

H01L 21/336 ,  H01L 29/786 ,  H01L 21/288 ,  H01L 29/417 ,  H01L 51/05

FI (8件)：

H01L29/78 627C ,  H01L21/288 Z ,  H01L29/78 617J ,  H01L29/78 616K ,  H01L29/78 617T ,  H01L29/50 M ,  H01L29/28 ,  H01L29/78 618B

Fターム (40件)：

4M104AA01 ,  4M104AA09 ,  4M104BB05 ,  4M104BB08 ,  4M104BB09 ,  4M104CC01 ,  4M104CC05 ,  4M104DD51 ,  4M104DD78 ,  4M104EE03 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F110AA01 ,  5F110AA28 ,  5F110BB01 ,  5F110BB20 ,  5F110CC03 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110EE01 ,  5F110EE02 ,  5F110EE07 ,  5F110EE42 ,  5F110FF01 ,  5F110FF09 ,  5F110FF27 ,  5F110FF36 ,  5F110GG01 ,  5F110GG05 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK07 ,  5F110HK32 ,  5F110QQ01